Zentraleinheitsdesign ist die Designtechnikaufgabe, eine in einer Prozession gehende Haupteinheit (CPU), einen Bestandteil der Computerhardware zu schaffen. Es ist ein Teilfeld der Elektronik-Technik und Computertechnik.

Details

Zentraleinheitsdesign konzentriert sich auf diese Gebiete:

1. datapaths (wie ALUs und Rohrleitungen)
2. Kontrolleinheit: Logik, die den datapaths kontrolliert
3. Speicherbestandteile wie Register-Dateien, geheime Lager
4. Uhr-Schaltsystem wie Uhr-Fahrer, PLLs, Uhr-Vertriebsnetze
5. Polster-Sender-Empfänger-Schaltsystem
6. Logiktor-Zellbibliothek, die verwendet wird, um die Logik durchzuführen

Für Hochleistungsmärkte entworfene Zentraleinheiten könnten verlangen, dass kundenspezifische Designs für jede dieser Sachen Frequenz, Macht-Verschwendung und Absichten des Span-Gebiets erreicht haben.

Für niedrigere Leistungsmärkte entworfene Zentraleinheiten könnten die Durchführungslast vermindern durch:

• Das Erwerben von einigen dieser Sachen durch das Kaufen von ihnen als geistiges Eigentum
• Verwenden Sie Kontrolllogikdurchführungstechniken (Logiksynthese mit CAD-Werkzeugen), um die anderen Bestandteile - datapaths, Register-Dateien, Uhren durchzuführen

Allgemeine im Zentraleinheitsdesign verwendete Logikstile schließen ein:

• Unstrukturierte zufällige Logik
• Zustandsmaschinen
• Mikroprogrammierung (üblich von 1965 bis 1985)
• Programmierbare Logikreihe (üblich in den 1980er Jahren, nicht mehr üblich)

Gerät-Typen haben gepflegt, die Logik durchzuführen, schließen Sie ein:

• Logik des Transistor-Transistors Kleine Skala-Integrationslogikchips - nicht mehr verwendet für Zentraleinheiten
• Programmierbare Reihe Programmierbare und Logiklogikgeräte - nicht mehr verwendet für Zentraleinheiten
• Tor-Reihe der emittergekoppelten Logik (ECL) - nicht mehr allgemeiner
• CMOS Tor-Reihe - nicht mehr verwendet für Zentraleinheiten
• CMOS ASICs - was heute allgemein verwendet wird, sind sie so üblich, dass der Begriff ASIC für Zentraleinheiten nicht gebraucht wird
• Feldprogrammierbare Tor-Reihe (FPGA) - üblich für weiche Mikroprozessoren, und mehr oder weniger erforderlich für die wiederkonfigurierbare Computerwissenschaft

Ein Zentraleinheitsdesignprojekt hat allgemein diese Hauptaufgaben:

• Mit dem Programmierer sichtbare Befehlssatz-Architektur, die durch eine Vielfalt von Mikroarchitekturen durchgeführt werden kann
• Architektonische Studie und Leistung, die in ANSI C/C ++ oder SystemC modelliert
• Synthese auf höchster Ebene (HLS) oder RTL (z.B Logik) Durchführung
• RTL Überprüfung
• Stromkreis-Design der Geschwindigkeit kritische Bestandteile (geheime Lager, Register, ALUs)
• Logiksynthese oder LogikTor-Niveaudesign
• Das Timing der Analyse, um zu bestätigen, dass die ganze Logik und Stromkreise an der angegebenen Betriebsfrequenz laufen werden
• Physisches Design einschließlich floorplanning, Platzes und Wegs von Logiktoren
• Überprüfend, dass RTL, Tor-Niveau, Transistor-Niveau und Darstellungen des physischen Niveaus gleichwertiger sind
• Kontrollen für die Signalintegrität, Span manufacturability

Das neu Entwerfen eines Zentraleinheitskerns zu einem kleineren Sterben-Gebiet hilft, mehrere dieser Ziele zu erreichen.

• Das Schrumpfen von allem (eine "Fotomaske weichen" zurück), auf dieselbe Zahl von Transistoren auf einem kleineren hinauslaufend, stirbt, verbessert Leistung (kleinere Transistoren Schalter schneller), reduziert Macht (kleinere Leitungen haben weniger parasitische Kapazität), und reduziert Kosten (mehr Zentraleinheiten, die auf derselben Oblate von Silikon passend sind).
• Die Ausgabe einer Zentraleinheit auf derselben Größe stirbt, aber mit einem kleineren Zentraleinheitskern, behält die Kosten über dasselbe, aber erlaubt höhere Niveaus der Integration innerhalb eines VLSI Spans (zusätzliches geheimes Lager, vielfache Zentraleinheiten oder andere Bestandteile), Leistung verbessernd und gesamte Systemkosten reduzierend.

Als mit den meisten komplizierten elektronischen Designs, die Logiküberprüfungsanstrengung (Beweis, dass das Design tut

nicht haben Programmfehler) jetzt beherrscht die Projektliste einer Zentraleinheit.

Schlüsselzentraleinheit architektonische Neuerungen schließt Index-Register, geheimes Lager, virtuelles Gedächtnis, Instruktion pipelining, Superskalar, CISC, RISC, virtuelle Maschine, Emulatoren, Mikroprogramm und Stapel ein.

Mikroarchitektonische Gestaltungen

Forschungsthemen

Eine Vielfalt dessen, ist vorgeschlagen worden

einschließlich der wiederkonfigurierbaren Logik, clockless Zentraleinheiten, rechenbetonter RAM und optische Computerwissenschaft.

Leistungsanalyse und Abrisspunkt

Weil es zu viele Programme gibt, um eine Geschwindigkeit einer Zentraleinheit auf ihnen allen zu prüfen, wurden Abrisspunkte entwickelt.

Die berühmtesten Abrisspunkte sind der SPECint und die SPECfp-Abrisspunkte, die von Standard Performance Evaluation Corporation und dem Abrisspunkt von ConsumerMark entwickelt sind, der vom Eingebetteten Mikroprozessor-Abrisspunkt-Konsortium EEMBC entwickelt ist.

Einige wichtige Maße schließen ein:

• Instruktionen pro Sekunde - die Meisten Verbraucher picken eine Computerarchitektur (normalerweise Architektur von Intel IA32) auf, um im Stande zu sein, eine große Basis der vorher existierenden vorkompilierten Software zu führen. Auf Computerabrisspunkten relativ uninformiert zu werden, picken einige von ihnen eine besondere auf der Betriebsfrequenz gestützte Zentraleinheit auf (sieh Megahertz-Mythos).
• MISSERFOLGE - Die Zahl von Schwimmpunkt-Operationen ist häufig pro Sekunde im Auswählen von Computern für die wissenschaftliche Berechnung wichtig.
• Leistung pro Watt - Systementwerfer, die parallele Computer wie Google bauen, picken Zentraleinheiten auf, die auf ihrer Geschwindigkeit pro Watt der Macht gestützt sind, weil die Kosten, die Zentraleinheit anzutreiben, die Kosten der Zentraleinheit selbst überwiegen.

http://www.eembc.org/benchmark/consumer.asp?HTYPE=SIMhttp://news.com.com/Power+could+cost+more+than+servers,+Google+warns/2100-1010_3-5988090.html

• Einige Systementwerfer, die parallele Computer bauen, picken Zentraleinheiten auf, die auf der Geschwindigkeit pro Dollar gestützt sind.
• Systementwerfer, die Echtzeitrechensysteme bauen, wollen Grenzfall-Antwort versichern. Das ist leichter zu tun, wenn die Zentraleinheit niedrige Unterbrechungslatenz hat, und wenn es deterministische Antwort hat. (DSP)
• Computerprogrammierer, die direkt auf der Zusammenbau-Sprache programmieren, wollen, dass eine Zentraleinheit einen vollen gestalteten Befehlssatz unterstützt.
• Niedrige Macht - Für Systeme mit beschränkten Macht-Quellen (z.B Sonnen-, Batterien, menschliche Macht).
• Kleine Größe oder niedriges Gewicht - für tragbare eingebettete Systeme, Systeme für das Raumfahrzeug.
• Umweltauswirkung - Umweltauswirkung von Computern während der Herstellung und Wiederverwertung ebenso während des Gebrauches Minimierend. Das Reduzieren der Verschwendung, das Reduzieren von Gefahrstoffen. (sieh Green rechnen).

Einige dieser Maßnahmen Konflikt. Insbesondere viele Designtechniken, die eine Zentraleinheit schneller laufen lassen, machen die "Leistung pro Watt", "Leistung pro Dollar", und "deterministische Antwort" viel schlechter, und umgekehrt.

Märkte

Das Entwickeln neu, Zentraleinheiten des hohen Endes ist ein sehr kostspieliger Vorschlag. Sowohl die logische Kompliziertheit (sehr großes Logikdesign als auch Logiküberprüfungsmannschaften und Simulierungsfarmen mit vielleicht Tausenden von Computern brauchend), und die hohen Betriebsfrequenzen (große Stromkreis-Designmannschaften und Zugang zum modernsten Herstellungsprozess brauchend), sind für die hohen Kosten des Designs für diesen Typ des Spans verantwortlich. Die Designkosten einer Zentraleinheit des hohen Endes werden auf der Ordnung der Vereinigten Staaten $ 100 Millionen sein. Da das Design solcher Chips des hohen Endes nominell ungefähr fünf Jahre nimmt, um zu vollenden, konkurrenzfähig zu bleiben, muss eine Gesellschaft mindestens zwei dieser großen Designmannschaften finanziell unterstützen, um Produkte im Verhältnis von 2.5 Jahren pro Produktgeneration zu veröffentlichen.

Als ein Beispiel, wie man häufig ansetzt, sind die typischen geladenen Kosten für einen Computeringenieur die amerikanischen Dollars/Jahr von 250,000 $. Das schließt Gehalt, Vorteile, CAD-Werkzeuge, Computer, Büroraummiete, usw. das Annehmen ein, dass 100 Ingenieure erforderlich sind, um eine Zentraleinheit zu entwerfen, und das Projekt nimmt 4 Jahre.

Gesamtkosten = $ 250,000 / Engineer-Man/Year x 100 Ingenieure x 4 Jahre = der US-Dollar von 100,000,000 $.

Der obengenannte Betrag ist gerade ein Beispiel. Die Designmannschaften für den modernen Tag allgemeine Zweck-Zentraleinheiten haben mehrere hundert Gruppenmitglieder.

Es gibt mehrere verschiedene Märkte, auf denen Zentraleinheiten verwendet werden. Da sich jeder dieser Märkte in ihren Voraussetzungen für Zentraleinheiten unterscheidet, sind die für einen Markt entworfenen Geräte in den meisten für die anderen Märkte unpassenden Fällen.

Allgemeiner Zweck zu rechnen

Die große Mehrheit von von Zentraleinheitsverkäufen erzeugten Einnahmen ist für den allgemeinen Zweck, d. h. Arbeitsfläche, Laptop und Server-Computer zu rechnen, die allgemein in Geschäften und Häusern verwendet sind. Auf diesem Markt herrscht die Architektur von Intel IA-32, mit seinen Rivalen PowerPC und SPARC das Aufrechterhalten viel kleinerer Kundenbasen vor. Jährlich werden Hunderte von Millionen von IA-32 Architektur-Zentraleinheiten durch diesen Markt verwendet. Ein wachsender Prozentsatz dieser Verarbeiter ist für bewegliche Durchführungen wie netbooks und Laptops.

Da diese Geräte verwendet werden, um unzählige verschiedene Typen von Programmen zu führen, werden diese Zentraleinheitsdesigns an einem Typ der Anwendung oder einer Funktion nicht spezifisch ins Visier genommen. Die Anforderungen des im Stande Seins, eine breite Reihe von Programmen zu führen, haben effizient diese Zentraleinheitsdesigns unter dem fortgeschritteneren technisch zusammen mit einigen Nachteilen gemacht, relativ kostspielig zu sein, und hohen Macht-Verbrauch zu haben.

Verarbeiter-Volkswirtschaft des hohen Endes

1984 haben die meisten Hochleistungszentraleinheiten verlangt, dass sich vier bis fünf Jahre entwickelt haben.

Wissenschaftliche Computerwissenschaft

Wissenschaftliche Computerwissenschaft ist ein viel kleinerer Nische-Markt (in Einnahmen und Einheiten verladen). Es wird in Regierungsforschungslaboratorien und Universitäten verwendet. Vor 1990 wurde Zentraleinheitsdesign häufig für diesen Markt getan, aber in große Trauben organisierte Massenmarktzentraleinheiten haben sich erwiesen, erschwinglicher zu sein. Das restliche Hauptgebiet des aktiven Hardware-Designs und der Forschung für die wissenschaftliche Computerwissenschaft ist für Hochleistungsdatenübertragungssysteme, um Massenmarktzentraleinheiten zu verbinden.

Eingebettetes Design

Wie gemessen, durch verladene Einheiten werden die meisten Zentraleinheiten in anderer Maschinerie, wie Telefone, Uhren, Geräte, Fahrzeuge und Infrastruktur eingebettet. Eingebettete Verarbeiter verkaufen im Volumen von vielen Milliarden von Einheiten pro Jahr jedoch größtenteils an viel niedrigeren Preispunkten als dieser der allgemeinen Zweck-Verarbeiter.

Diese Geräte der einzelnen Funktion unterscheiden sich von den vertrauteren Mehrzweckzentraleinheiten auf mehrere Weisen:

• Niedrige Kosten sind von am meisten äußerster Wichtigkeit.
• Es ist wichtig, eine niedrige Macht-Verschwendung aufrechtzuerhalten, weil eingebettete Geräte häufig ein beschränktes Batterieleben haben und es häufig unpraktisch ist, um Kühlventilatoren einzuschließen.
• Um niedrigere Systemkosten zu geben, wird Peripherie mit dem Verarbeiter auf demselben Siliziumchip integriert.
• Das Halten der Peripherie reduziert auf dem Span auch Macht-Verbrauch, weil GPIO Außenhäfen normalerweise Pufferung verlangen, so dass sie Quelle können oder die relativ hohen aktuellen Lasten versenken, die erforderlich sind, ein starkes Signal außerhalb des Spans aufrechtzuerhalten.
• Viele eingebettete Anwendungen haben einen beschränkten Betrag des physischen Raums für das Schaltsystem; das Halten der Peripherie wird auf dem Span den für die Leiterplatte erforderlichen Raum reduzieren.
• Das Programm und die Datenerinnerungen werden häufig auf demselben Span integriert. Wenn das einzige erlaubte Programm-Gedächtnis ROM ist, ist das Gerät als ein Mikrokontrolleur bekannt.
• Für viele eingebettete Anwendungen wird Unterbrechungslatenz kritischer sein als in einigen Mehrzweckverarbeitern.

Eingebettete Verarbeiter-Volkswirtschaft

Die eingebettete Zentraleinheitsfamilie mit der größten Zahl von verladenen Gesamteinheiten ist die 8051, fast eine Milliarde Einheiten pro Jahr aufzählend. Die 8051 werden weit verwendet, weil es sehr billig ist. Die Designzeit ist jetzt grob Null, weil es als kommerzielles geistiges Eigentum weit verfügbar ist. Es wird jetzt häufig als ein kleiner Teil eines größeren Systems auf einem Span eingebettet. Die Silikonkosten 8051 sind jetzt mindestens 0.001 US$, weil einige Durchführungen nur 2,200 Logiktore verwenden und 0.0127 Quadratmillimeter Silikon nehmen

Bezüglich 2009 werden mehr Zentraleinheiten mit dem ARM-Architektur-Befehlssatz erzeugt als jeder andere 32-Bit-Befehlssatz. Die ARM-Architektur und der erste ARM-Span wurden in ungefähr anderthalb Jahren und 5 menschlichen Jahren der Arbeitszeit entworfen.

Die 32-Bit-Parallaxe-Propeller-Mikrokontrolleur-Architektur und der erste Span wurden von zwei Menschen in ungefähr 10 menschlichen Jahren der Arbeitszeit entworfen.

Es wird geglaubt, dass die AVR 8-Bit-Architektur und der erste AVR Mikrokontrolleur konzipiert und von zwei Studenten am norwegischen Institut für die Technologie entworfen wurden.

Die 8 Bit 6502 Architektur und die erste MOS Technologie 6502 Span wurden in 13 Monaten von einer Gruppe von ungefähr 9 Menschen entworfen.

Forschung und Bildungszentraleinheitsdesign

Die 32 Bit Berkeley RISC I und RISC II Architektur und die ersten Chips wurden größtenteils durch eine Reihe von Studenten als ein Teil einer vier Viertel-Folge von Absolventenkursen entworfen.

Dieses Design ist die Basis des kommerziellen SPARC Verarbeiter-Designs geworden.

Seit ungefähr einem Jahrzehnt war jeder Student, der die 6.004 Klasse an MIT nimmt, ein Teil einer Mannschaft — jede Mannschaft hatte ein Halbjahr, um eine einfache 8-Bit-Zentraleinheit aus integrierten Stromkreisen von 7400 Reihen zu entwerfen und zu bauen.

Eine Mannschaft von 4 Studenten hat entworfen und hat eine einfache 32-Bit-Zentraleinheit während dieses Halbjahres gebaut.

Einige Studentenkurse verlangen, dass eine Mannschaft von 2 bis 5 Studenten eine einfache Zentraleinheit in einem FPGA in einem einzelnen 15-wöchigen Halbjahr entwirft, durchzuführen, und zu prüfen.

Weiche Mikroprozessor-Kerne

Für eingebettete Systeme sind die höchsten Leistungsniveaus häufig nicht erforderlich oder wegen der Macht-Verbrauchsvoraussetzungen gewünscht. Das berücksichtigt den Gebrauch von Verarbeitern, die durch Logiksynthese-Techniken völlig durchgeführt werden können. Diese synthetisierten Verarbeiter können in einer viel kürzeren Zeitdauer durchgeführt werden, schnellere Zeit zum Markt gebend.

• Verarbeiter-Design: Eine Einführung

Siehe auch

• In einer Prozession gehende Haupteinheit
• Geschichte von allgemeinen Zweck-Zentraleinheiten
• Mikroprozessor
• Mikroarchitektur
• Das Gesetz von Moore
• Das Gesetz von Amdahl
• System auf einem Span
• Reduzierter Befehlssatz-Computer
• Komplizierter Befehlssatz-Computer
• Minimaler Befehlssatz-Computer
• Elektronische Designautomation
• Synthese auf höchster Ebene