Kendall Square Research (KSR) war eine Supercomputergesellschaft headquartered ursprünglich im Kendall Square in Cambridge, Massachusetts 1986 in der Nähe von MIT. Es war co-founded durch Steven Frank und Henry Burkhardt III, der vorher gefundenen Daten Allgemein und Wiederholungscomputer geholfen hatte und eine der ursprünglichen Mannschaften war, die den PDP-8 entworfen haben. KSR hat zwei Modelle des Supercomputers, des KSR1 und KSR2 erzeugt.

Technologie

Die KSR Systeme haben eine besonders kundengerecht angefertigte Version des OSF/1 Betriebssystem, eine Variante von Unix mit Programmen geführt, die durch einen KSR-spezifischen Hafen des Greenhills C und der FORTRAN Bearbeiter kompiliert sind. Die Architektur war geteiltes Gedächtnis durchgeführt als ein geheimes Lager nur Speicherarchitektur oder "KOMA". Das ganze geheime Lager seiend, ist Gedächtnis dynamisch abgewandert und hat auf eine zusammenhängende auf dem Zugriffsmuster von individuellen Verarbeitern gestützte Weise wiederholt. Die Verarbeiter wurden in einer Hierarchie von Ringen eingeordnet, und das Betriebssystem hat Prozess-Wanderung und Gerät-Zugang vermittelt. Instruktion decodiert war festverdrahtet, und pipelining wurde verwendet. Jeder KSR1 Verarbeiter war eine RISC kundenspezifische 64-Bit-Zentraleinheit, die an 20 MHz abgestoppt ist und zur Maximalproduktion von 20 MIPS und 40 MFLOPS fähig ist. Bis zu 1088 dieser Verarbeiter konnten in einem einzelnen System, mit einem Minimum acht eingeordnet werden. Der KSR2 hat die Uhr-Rate zu 40 MHz verdoppelt und hat mehr als 5000 Verarbeiter unterstützt.

Der KSR-1 chipset wurde von Sharp Corporation fabriziert, während der KSR-2 chipset von Hewlett Packard gebaut wurde.

Software

Außer den traditionellen wissenschaftlichen Anwendungen hat KSR, in Verbindung mit Oracle Corporation, den massiv parallelen Datenbankmarkt für kommerzielle Anwendungen gerichtet. Der KSR-1 und-2 hat Mikrofokus-COBOL und C/C ++ Programmiersprachen, sowie das Orakel PRDBMS und der MATISSE OODBMS von ADB, Inc unterstützt. Ihr eigenes Produkt, der KSR-Anfragenzersetzer, hat die Funktionalität des Orakel-Produktes für den SQL-Gebrauch ergänzt. Der SMOKING-Transaktionsmonitor für OLTP wurde auch zur Verfügung gestellt. Das KAP Programm (Kuck & Associate Preprocessor) hat für Aufbereitung für die Quellcodeanalyse und parallelization gesorgt. Die Laufzeitumgebung wurde PRESTO genannt, und war ein POSIX entgegenkommender Nebenläufigkeitsbetriebsleiter.

Hardware

Der KSR-1 Verarbeiter wurde als ein vier Chipsatz in 1.2-Mikrometer-CMOS durchgeführt. Diese Chips waren: die Zellausführungseinheit, die Schwimmpunkt-Einheit, die arithmetische Logikeinheit und die Außeneingabe/Ausgabe-Einheit (XIO). Der CEU hat Instruktionsabruf (zwei pro Uhr), und alle Operationen behandelt, die mit Gedächtnis, wie Lasten und Läden verbunden sind. 40-Bit-Adressen wurden verwendet, zu vollen 64 Bit dabei zu sein, richtet später. Die Einheit der ganzen Zahl hatte 32, 64 Bit breite Register. Die Schwimmpunkt-Einheit wird unten besprochen. Der XIO hatte die Fähigkeit zu 30 MB/s Durchfluss zu Eingabe/Ausgabe-Geräten. Es hat 64 Kontrolle und Datenregister eingeschlossen.

Der KSR Verarbeiter war ein 2-breiter VLIW mit Instruktionen von 6 Typen: Speicherverweisung (Last und Laden), führen Sie durch, kontrollieren Sie Fluss, Speicherkontrolle, Eingabe/Ausgabe, und eingefügt. Führen Sie eingeschlossene Arithmetik von Instruktionen, logisch, und Typ-Konvertierung durch. Sie waren gewöhnlich triadisches Register im Format. Kontrollfluss bezieht sich auf Zweige und Sprünge. Zweiginstruktionen waren zwei Zyklen. Der Programmierer (oder Bearbeiter) konnte das "Zermalmen"-Verhalten der nachfolgenden zwei Instruktionen implizit kontrollieren, die während des Zweigs begonnen würden. Die Wahlen waren: Behalten Sie immer die Ergebnisse, behalten Sie Ergebnisse, wenn Zweigtest wahr ist, oder behalten Sie Ergebnisse, wenn Zweigtest falsch ist. Speicherkontrolle hat Synchronisationsprimitive zur Verfügung gestellt. Eingabe/Ausgabe-Instruktionen wurden zur Verfügung gestellt. Eingefügte Instruktionen wurden in einen Fluss durch ein Coprozessor gezwungen. Eingefügte Last und Laden wurden für DMA-Übertragungen verwendet. Eingefügte Speicherinstruktionen wurden verwendet, um Kohärenz des geheimen Lagers aufrechtzuerhalten. Neue Coprozessoren konnten mit dem eingefügten Instruktionsmechanismus verbunden werden. IEEE Standard, der Punkt-Arithmetik schwimmen lässt, wurde unterstützt. Vierundsechzig 64 Bit breite Register wurden eingeschlossen.

Das folgende Beispiel des KSR Zusammenbaues führt einen indirekten Verfahren-Anruf zu einer im unveränderlichen Block des Verfahrens gehaltenen Adresse durch, die Rücksprungadresse im Register sparend. Es spart auch den Rahmenzeigestock, ganze Lastzahl regstier Null mit dem Wert 3, und erhöht Register der ganzen Zahl 31, ohne die Bedingungscodes zu ändern. Die meisten Instruktionen haben ein Verzögerungsablagefach von 2 Zyklen, und die Verzögerungsablagefächer werden nicht ineinandergeschachtelt, so muss ausführlich auf dem Plan stehen, sonst bedeutet die resultierende Gefahr, dass falsche Werte manchmal geladen werden.

finop ; movb8_8 %i2, %c10

finop ; cxnop

finop ; cxnop

add8.ntr 75, %i31, %i31 ; ld8 8 (%c10), %c4

finop ; st8 %fp, 504 (%sp)

finop; cxnop

movi8 3, %i0; jsr %c14,16 (%c4)

</pre>

Im KSR Design wurde das ganze Gedächtnis als geheimes Lager behandelt. Das ursprüngliche Design hat nach keiner "Haus"-Position verlangt, um allgemeine Lagerungskosten zu reduzieren; jedoch hat es sich gelegentlich festgefahren, so das Verschiffen von Maschinen hat Hauspositionen verwendet. Die "Haus"-Position wurde zu einem Knoten geschlossen, so das physische Gedächtnis verdoppelnd, das durch die meisten privaten Daten verwendet ist, und auch das Knotengedächtnis reduzierend, das als geheimes Lager verwendet werden konnte. Ein Stil von Harvard, getrennter Bus für Instruktionen und Gedächtnis wurden verwendet. Jeder Knotenvorstands-hat 256 Kilobytes des I-geheimen-Lagers und D-geheimen-Lagers, im Wesentlichen primären geheimen Lagers enthalten. An jedem Knoten war 32 Mb des Gedächtnisses für das wichtige geheime Lager. Die Systemniveau-Architektur wurde virtuelles Gedächtnis geteilt, das in der Maschine physisch verteilt wurde. Der Programmierer oder die Anwendung haben nur einen aneinander grenzenden Adressraum gesehen, der durch eine 40-Bit-Adresse abgemessen wurde. Der Verkehr zwischen Knoten ist an bis zu 4 Gigabytes pro Sekunde gereist. Die 32 Megabytes pro Knoten, in der Anhäufung, haben das physische Gedächtnis der Maschine gebildet.

Spezialverarbeiter des Eingangs/Produktion konnten im System verwendet werden, ersteigbare Eingabe/Ausgabe zur Verfügung stellend. Ein 1088 Knoten KSR1 konnte 510 Eingabe/Ausgabe-Kanäle mit einer Anhäufung über 15 GB/s haben. Schnittstellen wie Ethernet, FDDI und HIPPI wurden unterstützt.

Geschichte

Da die Gesellschaft schnell hoch geschraubt hat, um in Produktion einzugehen, haben sie sich gegen Ende der 1980er Jahre zu Waltham, Massachusetts, 170 Tracer Lane in Waltham, Massachusetts bewegt.

KSR hat seine Anstrengungen vom wissenschaftlichen bis den kommerziellen Marktplatz, mit der Betonung auf parallelen Verwandtschaftsdatenbanken und OLTP Operationen wiedereingestellt. Es ist dann aus dem Hardware-Geschäft herausgekommen, aber hat fortgesetzt, etwas von seiner Datenlagerung und Analyse-Softwareprodukten auf den Markt zu bringen.

Das erste KSR1 System wurde 1991 installiert. Mit der neuen Verarbeiter-Hardware, der neuen Speicherhardware und einer neuartigen Speicherarchitektur, einem neuen Bearbeiter-Hafen, einem neuen Hafen eines relativ neuen Betriebssystems und den ausgestellten Speichergefahren, wurden frühe Systeme für häufige Abstürze bemerkt. KSR hat ihr KOMA durch den Handelsnamen "Allcache" genannt; Zuverlässigkeitsprobleme mit frühen Systemen haben es der Spitzname "Allcrash" verdient, obwohl Gedächtnis nicht notwendigerweise die Wurzelursache von Unfällen war. Einige KSR1 Modelle wurden verkauft, und weil der KSR2 ausgerollt wurde, ist die Gesellschaft mitten in Buchhaltungsunregelmäßigkeiten zusammengebrochen, die die Übertreibung von Einnahmen einschließen.

KSR hat einen Eigentumsverarbeiter verwendet, weil 64-Bit-Verarbeiter nicht gewerblich verfügbar waren. Jedoch hat das die kleine Gesellschaft in der schwierigen Position des Tuns sowohl Verarbeiter-Design als auch Systemdesign gebracht. Die KSR Verarbeiter wurden 1991 an 20 MHz und 40 MFlops eingeführt. Damals ist 32-Bit-Intel 80486 an 50 MHz und 50 MFlops gelaufen. Als das 64-Bit-Alpha im DEZ 1992 eingeführt wurde, ist es an bis zu 192 MHz und 192 MFlops gelaufen, während der 1992-KSR2 an 40 MHz und 80 MFlops gelaufen ist.

Ein Kunde des KSR2, des Pazifischen Nationalen Nordwestlaboratoriums, einer USA-Energieministerium-Möglichkeit, hat eine riesige Menge von Ersatzteilen gekauft, und hat ihre Maschinen behalten, die seit Jahren nach der Besitzübertragung von KSR laufen.

KSR, zusammen mit vielen seiner Mitbewerber hat (sieh unten) während des Zusammenbruchs des Supercomputermarktes in den frühen 1990er Jahren Bankrott gemacht. KSR ist aus dem Geschäft im Februar 1994 gegangen, als ihr Lager von der Börse von der Liste abgesetzt wurde.

Konkurrenz

Die Mitbewerber von KSR haben Denken-Maschinen und Meiko Wissenschaftlich, zusätzlich zum verschiedenen konservativ (und noch das Überleben) Gesellschaften wie IBM, Intel und Sonne-Mikrosysteme eingeschlossen.