StrongARM ist eine Familie von Computermikroprozessoren, die von Digital Equipment Corporation entwickelt sind und gegen Ende der 1990er Jahre verfertigt sind, die den ARM V4 Befehlssatz-Architektur durchgeführt haben. Es wurde später an Intel 1997 verkauft, der fortgesetzt hat, es vor dem Ersetzen davon mit dem XScale am Anfang der 2000er Jahre zu verfertigen.

Geschichte

StrongARM war ein zusammenarbeitendes Projekt zwischen DEZ und Fortgeschrittenen RISC Maschinen, um einen schnelleren ARM-Mikroprozessor zu schaffen. StrongARM wurde entworfen, um das obere Ende des eingebetteten Marktes der niedrigen Macht zu richten, wo Benutzer mehr Leistung gebraucht haben, als der ARM liefern konnte, während er im Stande gewesen ist, mehr Außenunterstützung zu akzeptieren. Ziele waren Geräte wie neuere persönliche Digitalhelfer und mit dem Satz oberste Kästen.

Traditionell wurde die Halbleiter-Abteilung des DEZ in Massachusetts gelegen. Um Zugang zum Designtalent im Silikontal zu gewinnen, hat DEZ ein Designzentrum in der Palo Altstimme, Kalifornien geöffnet. Dieses Designzentrum wurde von Dan Dobberpuhl geführt und war die Hauptdesignseite für das Projekt von StrongARM. Eine andere Designseite, die am Projekt gearbeitet hat, war in Austin, Texas, das von einigen Entwerfern im EX-DEZ geschaffen wurde, die von Apple Computer und Motorola zurückkehren. Das Projekt wurde 1995 aufgestellt, und schnell ihr erstes Design, der SA-110 geliefert.

DEZ ist bereit gewesen, StrongARM an Intel als ein Teil einer Rechtssache-Ansiedlung 1997 zu verkaufen. Intel hat StrongARM verwendet, um ihre kränkliche Linie von RISC Verarbeitern, dem i860 und i960 zu ersetzen.

Als die Halbleiter-Abteilung des DEZ an Intel, viele Ingenieure von der Palo Altstimme-Designgruppe verkauft wurde, die zu SiByte, einer Anlauf-Gesellschaft bewegt ist, MIPS System auf einem Span (SoC) Produkte für den Netzwerkanschlussmarkt entwerfend. Die Designgruppe von Austin hat gesponnen von, Alchimie-Halbleiter, eine andere Anlauf-Gesellschaft zu werden, MIPS SoCs für den tragbaren Markt entwerfend. Ein neuer Kern von StrongARM wurde von Intel entwickelt und 2000 als der XScale eingeführt.

SA-110

Der SA-110 war der erste Mikroprozessor in der Familie von StrongARM. Die ersten Versionen, an 100, 160, und 200 MHz funktionierend, wurden am 5. Februar 1996 bekannt gegeben. Wenn bekannt gegeben, waren Proben dieser Versionen mit der für die Mitte 1996 mit Schiefer gedeckten Volumen-Produktion verfügbar. Schneller wurden 166 und 233 MHZ-Versionen am 12. September 1996 bekannt gegeben. Proben dieser Versionen waren an der Ansage mit der für den Dezember 1996 mit Schiefer gedeckten Volumen-Produktion verfügbar. Im Laufe 1996 war der SA-110 der höchste leistende Mikroprozessor für tragbare Geräte. Zum Ende von 1996 war es eine Hauptzentraleinheit für Geräte des Internets/Intranets und dünne Kundensysteme. Der erste Designgewinn des SA-110 war der Apple MessagePad 2000. Es wurde auch in mehreren Produkten einschließlich der Eichelcomputer Risc PC und Eidos Optimum-Video das Redigieren des Systems verwendet. Die Leitungsentwerfer des SA-110 waren Daniel W. Dobberpuhl, Gregory W. Hoeppner, Liam Madden und Richard T. Witek.

Beschreibung

Der SA-110 hatte eine einfache Mikroarchitektur. Es war ein Skalardesign, das Instruktionen um mit einer fünfstufigen klassischen RISC Rohrleitung durchgeführt hat. Der Mikroprozessor wurde in mehrere Blöcke, den IBOX, EBOX, IMMU, DMMU, BIU, WB und PLL verteilt. Der IBOX hat Hardware enthalten, die in den ersten zwei Stufen der Rohrleitung wie der Programm-Schalter funktioniert hat. Es hat herbeigeholt, hat decodiert und hat Instruktionen ausgegeben. Instruktionsabruf kommt während der ersten Stufe vor, decodieren Sie und kommen Sie während des zweiten heraus. Der IBOX decodiert die komplizierteren Instruktionen im ARM-Befehlssatz durch das Übersetzen von ihnen in Folgen von einfacheren Instruktionen. Der IBOX hat auch Zweiginstruktionen behandelt. Der SA-110 hatte Zweigvorhersagehardware nicht, aber hatte Mechanismen für ihre schnelle Verarbeitung.

Ausführung fängt in der Bühne drei an. Die Hardware, die während dieser Bühne funktioniert, wird im EBOX enthalten, der die Register-Datei umfasst, codieren arithmetische Logikeinheit (ALU), Barrelschichtarbeiter, Vermehrer und Bedingung Logik. Die Register-Datei hatte drei gelesene Häfen, und zwei schreiben Häfen. Der ALU und Barrelschichtarbeiter haben Instruktionen in einem einzelnen Zyklus durchgeführt. Der Vermehrer ist nicht pipelined und hat eine Latenz von vielfachen Zyklen.

Der IMMU und DMMU sind Speicherverwaltungseinheiten für Instruktionen und Daten beziehungsweise. Jeder MMU hat eine völlig assoziative 32-Zugänge-Übersetzung lookaside Puffer (TLB) enthalten, die 4 Kilobytes, 64-kilobyte- oder 1-Mb-Seiten kartografisch darstellen kann. Der Pufferspeicher (WB) hat acht 16-Byte-Einträge. Es ermöglicht den pipelining von Läden. Die Busschnittstelle-Einheit (BIU) hat den SA-110 mit einer Außenschnittstelle versorgt.

Der PLL erzeugt das innere Uhr-Signal von einem Außen-3.68-MHz-Uhr-Signal. Es wurde vor dem DEZ nicht entworfen, aber wurde zum Centre Suisse d'Electronique et de Microtechnique (CSEM) zusammengezogen, der in Neuchâtel, die Schweiz gelegen ist.

Das geheime Instruktionslager und geheime Datenlager hat jeder eine Kapazität von 16 Kilobytes und ist mit dem Satz assoziativ und eigentlich gerichtet 32-wegig. Der SA-110 wurde entworfen, um mit dem langsamen (und deshalb preisgünstig) Gedächtnis verwendet zu werden, und deshalb erlaubt der hohe Satz associativity eine höhere Erfolg-Rate als konkurrierende Designs, und der Gebrauch von virtuellen Adressen erlaubt Gedächtnis, gleichzeitig versteckt und unversteckt zu werden. Die geheimen Lager sind für den grössten Teil der Transistor-Zählung verantwortlich, und sie nehmen Hälfte des sterben Gebiets auf.

Der SA-110 hat 2.5 Millionen Transistoren enthalten und ist 7.8 Mm durch 6.4 Mm große (49.92 Mm). Es wurde vor dem DEZ in seinem Eigentums-CMOS-6-Prozess an seinem Fab 6 fab in der Hudson, Massachusetts fabriziert. CMOS-6 war der Prozess des Ergänzungsmetalloxydhalbleiters (CMOS) der sechsten Generation des DEZ. CMOS-6 hat eine 0.35 µm-Eigenschaft-Größe, eine 0.25 µm wirksame Kanallänge, aber für den Gebrauch mit dem SA-110, den nur drei Niveaus der Aluminiumverbindung. Es hat eine Macht-Versorgung mit einer variablen Stromspannung 1.2 zu 2.2 Volt (V) verwendet, um Designs zu ermöglichen, ein Gleichgewicht zwischen dem Macht-Verbrauch zu finden, und Leistung (ermöglichen höhere Stromspannungen höhere Uhr-Raten). Der SA-110 wurde in einem dünnen flachen Viererkabel144-Nadeln-Satz (TQFP) paketiert.

SA-1100

Der SA-1100 war eine Ableitung des vor dem DEZ entwickelten SA-110. Bekannt gegeben 1997 wurde der SA-1100 für tragbare Anwendungen wie PDAs ins Visier genommen und unterscheidet sich vom SA-110 durch die Versorgung mehrerer Eigenschaften, die für solche Anwendungen wünschenswert sind. Um diese Eigenschaften anzupassen, wurde das geheime Datenlager in der Größe auf 8 Kilobytes reduziert.

Die Extraeigenschaften sind integriertes Gedächtnis, PCMCIA und färben sich FLÜSSIGKRISTALLANZEIGE-Kontrolleure, die mit darauf verbunden sind - sterben Systembus und fünf Serieneingabe/Ausgabe-Kanäle, die mit einem peripherischen dem Systembus beigefügten Bus verbunden werden. Der Speicherkontrolleur hat FPM und EDO SCHLUCK, SRAM, Blitz und ROM unterstützt. Der PCMCIA Kontrolleur unterstützt zwei Ablagefächer. Die Speicheradresse und der Datenbus werden mit der PCMCIA-Schnittstelle geteilt. Leim-Logik ist erforderlich. Die Serieneingabe/Ausgabe-Kanäle führen eine Sklaven-USB-Schnittstelle, einen SDLC, zwei UARTs, eine Schnittstelle von IrDA, einen MCP und einen gleichzeitigen Serienhafen durch.

Der SA-1100 hatte einen dazugehörigen Span, den SA-1101. Es wurde von Intel am 7. Oktober 1998 eingeführt. Der SA-1101 hat zusätzliche Peripherie zur Verfügung gestellt, um diejenigen zu ergänzen, die auf dem SA-1100 wie ein Videoproduktionshafen, zwei PS/2 Häfen, ein USB-Kontrolleur und ein PCMCIA Kontrolleur integriert sind, der das auf dem SA-1100 ersetzt. Das Design des Geräts, das vor dem DEZ angefangen ist, aber war nur, wenn erworben, durch Intel teilweise abgeschlossen, der das Design beenden musste. Es wurde an der ehemaligen Hudson des DEZ, Herstellungswerk von Massachusetts fabriziert, das auch an Intel verkauft wurde.

Der SA-1100 hat 2.5 Millionen Transistoren enthalten und hat 8.24 Mm durch 9.12 Mm (75.15 Mm) gemessen. Es wurde in 0.35 μm CMOS Prozess mit drei Niveaus der Aluminiumverbindung fabriziert und wurde in einem 208-Nadeln-TQFP paketiert.

SA-1110

Der SA-1110 war eine Ableitung des von Intel entwickelten SA-110. Es wurde am 31. März 1999 bekannt gegeben, als eine Alternative zum SA-1100 eingestellt. An der Ansage wurden Proben für den Juni 1999 und das Volumen später in diesem Jahr gesetzt. Intel hat den SA-1110 Anfang 2003 unterbrochen. Der SA-1110 war in 133 oder 206 MHZ-Versionen verfügbar. Es hat sich vom SA-1100 durch die Aufmachung der Unterstützung für 66 MHz (133-MHz-Version nur) oder 103 MHz (206-MHz-Version nur) SDRAM unterschieden. Sein dazugehöriger Span, der zusätzliche Unterstützung für die Peripherie zur Verfügung gestellt hat, war der SA-1111. Der SA-1110 wurde in einer 256-Nadeln-Mikroball-Bratrost-Reihe paketiert. Es wurde in Mobiltelefonen, Personalangaben-Helfer (PDAs) wie der Compaq (später HP) iPAQ und HP Jornada, der Scharfe SL-5x00 Linux Basierte Plattformen und Simputer verwendet.

SA-1500

Der SA-1500 war eine Ableitung des vor dem DEZ entwickelten SA-110 am Anfang hat für mit dem Satz oberste Kästen ins Visier genommen. Es wurde entworfen und in niedrigen Volumina vor dem DEZ verfertigt, aber wurde in die Produktion von Intel nie gestellt. Der SA-1500 war an 200 bis 300 MHz verfügbar. Der SA-1500 hat einen erhöhten SA-110 Kern gezeigt, ein Coprozessor auf dem Span hat Attached Media Processor (AMP), und einen SDRAM auf dem Span und Eingabe/Ausgabe-Buskontrolleur genannt. Der SDRAM Kontrolleur hat 100-MHz-SDRAM unterstützt, und der Eingabe/Ausgabe-Kontrolleur hat einen 32-Bit-Eingabe/Ausgabe-Bus durchgeführt, der an Frequenzen bis zu 50 MHz führen kann, um zur Peripherie und dem SA-1501 dazugehörigen Span in Verbindung zu stehen.

Das AMPERE hat einen langen Instruktionswortbefehlssatz durchgeführt, der für Multimedia entworfene Instruktionen enthält, wie ganze Zahl und Schwimmpunkt multiplizieren - wachsen an und SIMD Arithmetik. Jedes lange Instruktionswort ist 64 Bit breit und gibt eine arithmetische Operation und einen Zweig oder eine Last/Laden an. Instruktionen funktionieren auf operands von einer 64-Zugänge-36-Bit-Register-Datei, und auf einer Reihe von Kontrollregistern. Das AMPERE kommuniziert mit dem SA-110 Kern über einen Bus auf dem Span, und es teilt das geheime Datenlager mit dem SA-110. Das AMPERE hat einen ALU mit einem Schichtarbeiter, einer Zweigeinheit, einer Einheit der Last/Ladens enthalten, ein Multiplizieren - sammeln Einheit und eine Schwimmpunkt-Einheit der einfachen Präzision an. Das AMPERE hat benutzerbestimmte Instruktionen über ein 512-Zugänge-Writable-Kontrolllager unterstützt.

Der SA-1501 dazugehörige Span hat zusätzliches Video und in einer Prozession gehende Audiofähigkeiten und verschiedene Eingabe/Ausgabe-Funktionen solcher als PS/2 Häfen, ein paralleler Hafen und Schnittstellen für die verschiedene Peripherie zur Verfügung gestellt.

Der SA-1500 enthält 3.3 Millionen Transistoren und misst 60 Mm. Es wurde in 0.28 µm CMOS Prozess fabriziert. Es ist 1.5 an 2.0 V innere Macht-Versorgung und 3.3 V Eingabe/Ausgabe verwendet, weniger als 0.5 W an 100 MHz und 2.5 W an 300 MHz verbrauchend. Es wurde in einem flachen 240-Nadeln-Metallviererkabelpaket oder einer 256-Bälle-Plastikball-Bratrost-Reihe paketiert.

Weiterführende Literatur

• "Gewalt-1500-Griffe Mit MPEG-2". (Am 8. Dezember 1997). Mikroprozessor-Bericht.
• Halbhügel, Tom R. (am 19. April 1999). "Intel Flexes StrongArm With New Chips". Mikroprozessor-Bericht.
• Litch, Tim; Slaton, Jeff (März/April) 1998). "StrongARMing Tragbare Kommunikationen". Mikro-IEEE. Seiten 48-55.
• Santhanam, S. u. a. (November 1998). "Ein preisgünstiger, 300 MHz, RISC Zentraleinheit mit dem beigefügten Mediaverarbeiter". IEEE Zeitschrift von Halbleiterstromkreisen, vol. 33, Nr. 11. Seiten 1829-1839.
• Turley, Jim (am 13. November 1995). "Schläge von StrongArm ARM-Leistung". Mikroprozessor-Bericht.
• Turley, Jim (am 15. September 1997). "SA-1100 Stellt PDA auf einen Span". Mikroprozessor-Bericht.
• Witek, Reich; Montanaro, James (1996). "StrongARM: Ein Hochleistungs-ARM-Verarbeiter". Verhandlungen von COMPCON '96, Seiten 188-191.