PCI Schnellzug (Peripherischer Teilverbindungsschnellzug), offiziell abgekürzt als PCIe, ist ein Computervergrößerungsbusstandard, der entworfen ist, um den älteren PCI, PCI-X und die AGP Busstandards zu ersetzen. PCIe hat zahlreiche Verbesserungen über die oben erwähnten Busstandards, einschließlich des höheren maximalen Systembusdurchflusses, der niedrigeren Eingabe/Ausgabe-Nadel-Zählung und des kleineren physischen Fußabdrucks, des besseren Leistungsschuppens für Busgeräte, einer ausführlicheren Fehlerentdeckung und des Meldens des Mechanismus und der heimischen Funktionalität des heißen Steckers. Neuere Revisionen der PCIe Standardunterstützungshardware-Eingabe/Ausgabe-Virtualisierung.

Die PCIe elektrische Schnittstelle wird auch in einer Vielfalt anderer Standards, am meisten namentlich ExpressCard, eine Laptop-Vergrößerungskarte-Schnittstelle verwendet.

Format-Spezifizierungen werden aufrechterhalten und durch den PCI-SIG (PCI Special Interest Group), eine Gruppe von mehr als 900 Gesellschaften entwickelt, die auch die Herkömmlichen PCI Spezifizierungen aufrechterhalten. PCIe 3.0 ist der letzte Standard für Vergrößerungskarten, der auf Hauptströmungspersonalcomputern verfügbar ist.

Anwendungen

PCI Schnellzug wird im Verbraucher, dem Server und den Industrieanwendungen, als eine Verbindung des Hauptplatine-Niveaus verwendet (um Hauptplatine-bestiegene Peripherie zu verbinden), eine passive Platineneinschub-Verbindung und als eine Vergrößerungskarte-Schnittstelle für Zusatzfunktionsausschüsse.

In eigentlich allen modernen PCs, von Verbraucherlaptops und Arbeitsflächen zu Unternehmensdatenservern, den PCIe Busaufschlägen als die primäre Verbindung des Hauptplatine-Niveaus, den Gastgeber-Systemverarbeiter mit beider einheitlichen Peripherie verbindend (hat Oberfläche ICs bestiegen) und Erweiterungsperipherie (Vergrößerungskarten.) In den meisten dieser Systeme koexistiert der PCIe Bus mit einem oder mehr Vermächtnis PCI Busse, für die rückwärts gerichtete Vereinbarkeit mit dem großen Körper des Vermächtnisses PCI Peripherie.

Architektur

Begrifflich ist der PCIe Bus einem Hochleistungsserienersatz des älteren PCI/PCI-X Busses, eines Verbindungsbusses mit geteilten Linien der Adresse/Daten ähnlich.

Ein Schlüsselunterschied zwischen dem PCIe Bus und dem älteren PCI ist die Bustopologie. PCI verwendet eine geteilte parallele Busarchitektur, wo der PCI-Gastgeber und alle Geräte ein Standardset von Linien der Adresse/Daten/Kontrolle teilen. Im Gegensatz basiert PCIe auf der Punkt-zu-Punkt-Topologie mit getrennten Serienverbindungen, die jedes Gerät mit dem Wurzelkomplex (Gastgeber) verbinden. Wegen seiner geteilten Bustopologie wird der Zugang zum älteren PCI Bus (im Fall von vielfachen Mastern) entschieden, und auf einen Master auf einmal in einer einzelnen Richtung beschränkt. Außerdem beschränkt das Abstoppen des älteren PCI des Schemas die Busuhr auf das langsamste peripherische auf dem Bus (unabhängig von den Geräten, die an der Bustransaktion beteiligt sind). Im Gegensatz unterstützt eine PCIe Busverbindung Voll-Duplexkommunikation zwischen irgendwelchen zwei Endpunkten ohne innewohnende Beschränkung auf den gleichzeitigen Zugang über vielfache Endpunkte.

In Bezug auf das Busprotokoll wird PCIe Kommunikation in Paketen kurz zusammengefasst. Die Arbeit von packetizing und Depaketierungsdaten und Zustandsmeldungsverkehr wird durch die Transaktionsschicht des PCIe Hafens behandelt (hat später beschrieben). Radikale Unterschiede in der elektrischen Nachrichtenübermittlung und dem Busprotokoll verlangen den Gebrauch eines verschiedenen mechanischen Form-Faktors und Vergrößerungsstecker (und so, neue Hauptplatinen und neue Anschlussbaugruppen); PCI Ablagefächer und PCIe Ablagefächer sind nicht austauschbar. Am Softwareniveau bewahrt PCIe rückwärts gerichtete Vereinbarkeit mit PCI; Vermächtnis kann PCI Systemsoftware entdecken und neuere PCIe Geräte ohne ausführliche Unterstützung für den PCIe Standard konfigurieren, obwohl die neuen Eigenschaften von PCIE unzugänglich sind.

Die PCIe-Verbindung zwischen zwei Geräten kann aus überall von 1 bis 32 Gassen bestehen. In einer Mehrgasse-Verbindung sind die Paket-Daten über Gassen und Maximaldatendurchfluss-Skalen mit der gesamten Verbindungsbreite gestreift. Die Gasse-Zählung wird während der Gerät-Initialisierung automatisch verhandelt, und kann durch jeden Endpunkt eingeschränkt werden. Zum Beispiel kann ein einzeln-spuriger PCIe (×1) Karte in ein Mehrgasse-Ablagefach (×4, ×8, usw.) eingefügt werden Und der Initialisierungszyklus autoverhandelt die höchste gegenseitig unterstützte Gasse-Zählung. Die Verbindung kann dynamisch unten - die Verbindung konfigurieren, um weniger Gassen zu verwenden, so ein Maß der Misserfolg-Toleranz in Gegenwart von schlechten oder unzuverlässigen Gassen zur Verfügung stellend. Der PCIe Standard definiert Ablagefächer und Stecker für vielfache Breiten: ×1, ×4, ×8, ×16, ×32. Das erlaubt PCIe Bus, beiden kostenempfindlichen Anwendungen zu dienen, wo hoher Durchfluss, sowie gegenüber der Leistung kritische Anwendungen wie 3D-Grafik, Netz (10 Gigabit Ethernet, Mehrfachanschlussgigabit Ethernet), und Unternehmenslagerung nicht erforderlich ist (SAS, Faser-Kanal.)

Als ein Maßstab, ein PCI-X (133 MHz 64 Bit) Gerät und PCIe Gerät an 4 Gassen (×4), hat Gen1 Geschwindigkeit grob dieselbe Maximalübertragungsrate in einer einzelnen Richtung: 1064 MB/sec. Der PCIe Bus hat das Potenzial, um besser zu leisten, als der PCI-X Bus in Fällen, wohin vielfache Geräte Daten übertragen, die gleichzeitig kommunizieren, oder wenn die Kommunikation mit dem PCIe peripherischen bidirektional ist.

Verbindung

PCIe Geräte kommunizieren über eine logische Verbindung genannt eine Verbindung oder Verbindung. Eine Verbindung ist ein Punkt-zu-Punkt-Nachrichtenkanal zwischen zwei PCIe Häfen, beiden erlaubend, gewöhnliche PCI-Bitten (Konfigurationslesen/Schreiben, Eingabe/Ausgabe-Lesen/Schreiben, Speicherlesen/Schreiben) und Unterbrechungen (INTx, MSI, MSI-X) zu senden zu/erhalten. Am physischen Niveau wird eine Verbindung aus 1 oder mehr Gassen zusammengesetzt. Peripherie der niedrigen Geschwindigkeit (wie eine 802.11 Wi-Fi Karte) verwendet einen einzeln-spurigen (×1) Verbindung, während ein Grafikadapter normalerweise einen viel breiteren (und so, schneller) 16-spurige Verbindung verwendet.

Gasse

Eine Gasse wird aus einem Übersenden zusammengesetzt, und empfangen Sie Paar von Differenziallinien. Jede Gasse wird aus vier Leitungen oder Signalpfaden zusammengesetzt, begrifflich bedeutend, jede Gasse ist ein Voll-Duplexbyte-Strom, Datenpakete in Acht-Bit-'Byte'-Format zwischen Endpunkten einer Verbindung in beiden Richtungen gleichzeitig transportierend. Physische PCIe Ablagefächer können von einer bis zweiunddreißig Gassen, in Mächten zwei (1, 2, 4, 8, 16 und 32) enthalten. Gasse-Zählungen werden mit einem × Präfix geschrieben (z.B, ×16 vertritt eine sechzehnspurige Karte oder Ablagefach), mit ×16, der die größte Größe in der üblichen Anwendung ist.

Serienbus

Das verpfändete Serienformat wurde über ein traditionelles paralleles Busformat wegen der innewohnenden Beschränkungen des Letzteren einschließlich der Einzeln-Duplexoperation gewählt, Übersignalzählung und eine von Natur aus niedrigere Bandbreite wegen des Timings verdrehen. Timing verdreht Ergebnisse von getrennten elektrischen Signalen innerhalb einer parallelen Schnittstelle, die unten Leiter der verschiedenen Länge auf potenziell verschiedenen gedruckten Leiterplatte-Schichten an vielleicht verschiedenen Signalgeschwindigkeiten reist. Trotz des übersendet gleichzeitig als ein einzelnes Wort erfahren Signale auf einer parallelen Schnittstelle verschiedene Fahrzeiten und erreichen ihre Bestimmungsörter in verschiedenen Momenten. Wenn die Schnittstelle-Uhr-Rate zu einem Punkt vergrößert wird, wo sein Gegenteil (d. h., seine Uhr-Periode) kürzer ist, als die größtmögliche Zeit zwischen Signalankünften, die Signale nicht mehr mit dem genügend Zufall ankommen, um Wiederherstellung des übersandten Wortes möglich zu machen. Seit dem Timing verdrehen über einen parallelen Bus kann sich auf ein paar Nanosekunden belaufen, die resultierende Bandbreite-Beschränkung ist im Rahmen Hunderte des Megahertz.

Eine Serienschnittstelle stellt nicht aus Timing verdrehen, weil es nur ein Differenzialsignal in jeder Richtung innerhalb jeder Gasse gibt, und es kein Außenuhr-Signal seit dem Abstoppen der Information gibt, wird innerhalb des Seriensignals eingebettet. Als solcher sind typische Bandbreite-Beschränkungen auf Seriensignale in der Mehrgigahertz-Reihe. PCIe ist gerade ein Beispiel einer allgemeinen Tendenz weg von parallelen Bussen bis Serienverbindungen. Andere Beispiele schließen Serien-ATA, USB, SAS, FireWire (1394) und RapidIO ein.

Mehrkanalseriendesign vergrößert Flexibilität durch das Zuteilen langsamer Geräte weniger Gassen als schnelle Geräte.

Form-Faktoren

PCI Schnellzug (Standard)

</ul>]]

Eine PCIe Karte baut ein Ablagefach seiner physischen Größe oder größer (Maximum ×16) ein, aber kann ein kleineres PCIe Ablagefach (×16 in einem ×8 Ablagefach) nicht einbauen. Einige Ablagefächer verwenden unbegrenzte Steckdosen, um physisch längere Karten zu erlauben und die beste verfügbare elektrische Verbindung zu verhandeln. Die Zahl von mit einem Ablagefach wirklich verbundenen Gassen kann auch weniger sein als die durch die physische Ablagefach-Größe unterstützte Zahl.

Ein Beispiel ist ein ×8 Ablagefach, das wirklich nur an ×1 läuft. Diese Ablagefächer erlauben jeden ×1, ×2, ×4 oder ×8 Karte, obwohl, nur mit der ×1 Geschwindigkeit laufend. Dieser Typ der Steckdose wird einen ×8 (×1 Weise) Ablagefach genannt, bedeutend, dass es physisch bis zu ×8 Karten akzeptiert, aber nur mit der ×1 Geschwindigkeit läuft. Der Vorteil besteht darin, dass es eine größere Reihe von PCIe Karten anpassen kann ohne zu verlangen, dass Hauptplatine-Hardware die volle Übertragungsrate unterstützt. Das unterdrückt Design und Durchführungskosten.

Pinout

Der folgende Tisch erkennt die Leiter auf jeder Seite des Rand-Steckers auf einer PCI-Schnellzug-Karte. Die Lot-Seite der gedruckten Leiterplatte (PCB) ist Eine Seite, und die Teilseite ist die B Seite.

Ein ×1 Ablagefach ist eine kürzere Version davon, nach der Nadel 18, x4 endend, nach der Nadel 32, ×8 endend, nach der Nadel 49 endend.

Macht

PCI Schnellzug-Karten wird ein maximaler Macht-Verbrauch 25W erlaubt (×1: 10W für die Macht). Niedrige Profil-Karten werden auf 10W (×16 zu 25W) beschränkt. PCI Schnellzug-Grafik 1.0 (HAKEN) Karten kann Macht (vom Ablagefach) zu 75W nach der Konfiguration (3.3V/3A + 12V/5.5A) vergrößern. PCI Schnellzug 2.1 hat die Macht-Produktion von einem x16 Ablagefach bis 150W vergrößert, so dass einige Hochleistungsgrafikkarten von der Ablagefach-Macht allein geführt werden können. Fakultative Stecker tragen 75W (6-Nadeln-) oder 150W (8-Nadeln-)-Macht für bis zu 300W ganz bei.

PCI Schnellzug Minikarte

PCI Schnellzug Minikarte (auch bekannt als Mini-PCI Ausdrücklicher Mini-PCIe und Mini-PCI-E) ist ein Ersatz für den Mini-PCI-Form-Faktor, der auf dem PCI-Schnellzug gestützt ist. Es wird durch den PCI-SIG entwickelt. Das Gastgeber-Gerät unterstützt sowohl PCI-Schnellzug als auch Konnektivität des USB 2.0, und jede Karte kann jeden Standard verwenden. Die meisten nach 2005 gebauten Laptops basieren auf dem PCI-Schnellzug und können mehrere Minieinbauschlitze haben.

Physische Dimensionen

PCI Schnellzug Minikarten ist 30×50.95 Mm. Es gibt einen 52-Nadeln-Rand-Stecker, aus zwei gestaffelten Reihen auf einem 0.8-Mm-Wurf bestehend.

Jede Reihe hat acht Kontakte, eine Lücke, die zu vier Kontakten, dann weiter 18 Kontakte gleichwertig ist. Eine Brustkarte wird auch 30×26.8 angegeben Mm-Karten haben eine Dicke von 1.0 Mm (Bestandteile ausschließend).

Elektrische Schnittstelle

PCI Schnellzug Minikarte-Rand-Stecker stellt vielfache Verbindungen und Busse zur Verfügung:

• PCIe ×1
• USB 2.0
• SMBus
• Leitungen zur Diagnostik LEDs für das Radionetz (d. h., Wi-Fi) Status auf dem Fahrgestell des Computers
• SIM Karte für GSM und WCDMA Anwendungen. (UIM signalisiert auf der Spekulation)
• Zukünftige Erweiterung für eine andere PCIe Lane
• 1.5 und 3.3-Volt-Macht

Mini-PCI-Schnellzug & mSATA

Trotz des Mini-PCI-Schnellzug-Form-Faktors muss ein Mini-PCI-Schnellzug-Ablagefach Unterstützung für die elektrischen Verbindungen haben, die ein MSATA-Laufwerk verlangt. Deshalb sind nur bestimmte Notizbücher mit MSATA-Laufwerken vereinbar. Die meisten vereinbaren Systeme basieren auf der Verarbeiter-Architektur der Sandy Bridge von Intel mit der Plattform des Flusses Huron. Aber für einen mSATA/mini-PCI-E Stecker ist die einzige Vorbedingung, dass es einen Schalter gibt, der ihn entweder einen mSATA oder ein mini-PCI-E Ablagefach macht und auf jeder Plattform durchgeführt werden kann.

Notizbücher wie die T-Reihe von Lenovo, W-Reihe und X-Reihe ThinkPads befreit haben im März-April 2011 Unterstützung für einen mSATA SSD Karte in ihrem WWAN Einbauschlitz. Der Rand von ThinkPad E220s/E420s und Lenovo IdeaPad Y460/Y560 unterstützt auch mSATA.

Einige Notizbücher (namentlich der Asus Eee PC, die Luft von MacBook und das Kleine enge Tal mini9 und mini10) verwenden eine Variante des PCI-Schnellzugs Minikarte als ein SSD. Diese Variante verwendet das vorbestellte und mehrere nichtvorbestellte Nadeln, um SATA und IDE-Schnittstelle-Durchgang durchzuführen, nur USB, Boden-Linien, und manchmal den Kern-PCIe 1x intakter Bus behaltend. Das lässt den 'miniPCIe' und Laufwerke des festen Zustands blinken, die für den netbooks verkauft sind, der mit dem wahren PCI-Schnellzug Minidurchführungen größtenteils unvereinbar ist.

Außerdem ist typischer Asus miniPCIe SSD 71 Mm lang, das 51-Mm-Modell von Dell veranlassend, häufig als Hälfte der Länge (falsch) gekennzeichnet zu werden. Ein wahrer 51-Mm-Mini-PCIe SSD wurde 2009 bekannt gegeben, mit zwei hat PCB Schichten aufgeschobert, der höhere Lagerungskapazität berücksichtigt. Das bekannt gegebene Design bewahrt die PCIe-Schnittstelle, es vereinbar mit dem PCIe Standardminiablagefach machend. Kein Arbeitsprodukt ist noch entwickelt worden.

Intel hat zahlreiche Tischausschüsse mit dem PCIe x1 Minieinbauschlitz, die normalerweise mSATA SSD nicht unterstützen. Eine Liste von Tischausschüssen, die heimisch mSATA im PCIe x1 Minieinbauschlitz unterstützen (normalerweise gleichzeitig gesandt mit einem SATA Hafen) wird auf der Seite von Intel Support zur Verfügung gestellt.

PCI Schnellzug das Außenkabeln

PCI Schnellzug das Außenkabeln (auch bekannt als der Außen-PCI-Schnellzug, der Gekabelte PCI-Schnellzug oder ePCIe) Spezifizierungen wurde durch den PCI-SIG im Februar 2007 veröffentlicht.

Standardkabel und Stecker sind für ×1, ×4, ×8, und ×16-Verbindungsbreiten mit einer Übertragungsrate von 250 MB/s pro Gasse definiert worden. Der PCI-SIG erwartet auch, dass sich die Norm entwickeln wird, um die 500 MB/s, als im PCI-Schnellzug 2.0 zu erreichen. Die maximale Kabellänge bleibt unentschieden. Ein Beispiel des Gebrauches des Gekabelten PCI-Schnellzugs ist eine Metalleinschließung, mehrere PCI Ablagefächer und PCI-to-ePCIe Adapter-Schaltsystem enthaltend. Dieses Gerät würde nicht möglich sein hatte es nicht gewesen für die ePCIe Spekulation.

Abgeleitete Formen

Es gibt mehrere andere Vergrößerungskarte-Typen ist auf PCIe zurückzuführen gewesen. Diese schließen ein:

• Niedrige Höhe-Karte
• ExpressCard: Der Nachfolger der PC-Karte bildet Faktor (mit ×1 PCIe und USB 2.0; heiß-pluggable)
• PCI Schnellzug ExpressModule: Ein heißer-pluggable Modulform-Faktor, der für Server und Arbeitsplätze definiert ist
• XQD Karte: ein PCI Schnellzug-basierter Blitz-Karte-Standard durch die Vereinigung von CompactFlash
• XMC: Ähnlich dem CMC/PMC bilden Faktor (mit ×4 PCIe oder SerienrapidI/O)
• AdvancedTCA: eine Ergänzung zu CompactPCI für größere Anwendungen; Unterstützungen basierte Serienplatineneinschub-Topologien
• AMC: eine Ergänzung zur Spezifizierung von AdvancedTCA; Unterstützungsverarbeiter und Eingabe/Ausgabe-Module auf ATCA Ausschüssen (×1, ×2, ×4 oder ×8 PCIe).
• FeaturePak: ein winziges Vergrößerungskarte-Format (43 × 65 Mm) für eingebettete und kleine Form-Faktor-Anwendungen; es führt zwei ×1 PCIe Verbindungen auf einem dichten Stecker zusammen mit USB, I2C und bis zu 100 Punkten der Eingabe/Ausgabe durch.
• Universaler IO: Eine Variante von Super Micro Computer Inc hat für den Gebrauch im niedrigen Profil-Gestell bestiegenes Fahrgestell entworfen. Es ließ die Stecker-Klammer umkehren, so kann es keine normale PCI-Schnellzug-Steckdose einfügen, aber ist Nadel vereinbar und kann eingefügt werden, wenn die Klammer entfernt wird.
• Blitzstrahl: Eine Variante von Intel, der DisplayPort und PCIe Protokolle in einem mit MinidisplayPort vereinbaren Form-Faktor verbindet.

Geschichte und Revisionen

Während in der frühen Entwicklung PCIe am Anfang HSI (für die Hohe Geschwindigkeitsverbindung) genannt geworden ist, und eine Namensänderung zu 3GIO (für die 3. Generationseingabe/Ausgabe) vor dem Endfestsetzen auf seinem PCI-SIG-Namen-PCI-Schnellzug erlebt hat. Es wurde zuerst von einer technischen Arbeitsgruppe genannt Arapaho Work Group (AWG) aufgerichtet, die, für anfängliche Entwürfe, nur aus Ingenieuren von Intel bestanden hat. Nachher hat sich der AWG ausgebreitet, um Industriepartner einzuschließen.

PCIe ist eine Technologie unter der unveränderlichen Entwicklung und Verbesserung. Die PCI aktuelle Schnellzug-Durchführung ist Version 3.0.

PCI Schnellzug 1.0a

2003 hat PCI-SIG PCIe 1.0a, mit einer Datenrate von 250 MB/s und einer Übertragungsrate von 2.5 GT/s eingeführt.

PCI Schnellzug 1.1

2005 hat PCI-SIG PCIe 1.1 eingeführt. Diese aktualisierte Spezifizierung schließt Erläuterungen und mehrere Verbesserungen ein, aber ist mit dem PCI-Schnellzug 1.0a völlig vereinbar. Keine Änderungen wurden mit der Datenrate vorgenommen.

PCI Schnellzug 2.0

PCI-SIG hat die Verfügbarkeit der PCI-Schnellzug-Basis 2.0 Spezifizierung am 15. Januar 2007 bekannt gegeben. Der PCIe 2.0 Standard verdoppelt die Übertragungsrate im Vergleich zu PCIe 1.0 zu 5 GT/s und prospurigen Durchfluss, erhebt sich von 250 MB/s bis 500 MB/s. Das bedeutet, dass ein 32-spuriger PCIe Stecker (×32) Durchfluss bis zu 16 GB/s Anhäufung unterstützen kann.

PCIe 2.0 Hauptplatine-Ablagefächer sind mit PCIe v1.x Karten völlig rückwärts kompatibel. PCIe 2.0 Karten sind auch mit PCIe 1.x Hauptplatinen, mit der verfügbaren Bandbreite des PCI-Schnellzugs 1.1 allgemein rückwärts kompatibel. Gesamte, grafische Karten oder für v2.0 entworfene Hauptplatinen werden mit dem anderen arbeiten, v1.1 oder v1.0a seiend.

Der PCI-SIG hat auch gesagt, dass PCIe 2.0 Eigenschaft-Verbesserungen zu den Punkt-zu-Punkt-Daten Protokoll und seine Softwarearchitektur übertragen.

Der erste PCIe von Intel 2.0 fähige chipset waren der X38 und die Ausschüsse, hat begonnen, sich von verschiedenen Verkäufern (Abit, Asus, Gigabyte) bezüglich am 21. Oktober 2007 einzuschiffen. AMD hat angefangen, PCIe 2.0 mit seinem AMD zu unterstützen, den 700 chipset Reihen und nVidia mit dem MCP72 angefangen haben. Alle vorherigen chipsets von Intel, einschließlich Intel P35 chipset, unterstützter PCIe 1.1 oder 1.0a.

PCI Schnellzug 2.1

PCI Schnellzug 2.1 Unterstützungen ein großes Verhältnis des Managements, der Unterstützung und der Fehlerbeseitigungssysteme hat für die volle Durchführung im PCI-Schnellzug 3.0 geplant. Jedoch ist die Geschwindigkeit dasselbe als PCI Schnellzug 2.0. Leider wird die Zunahme in der Macht von der Ablagefach-Brechungsumgekehrt-Vereinbarkeit zwischen dem PCI-Schnellzug 2.1 Karten und EINIGEN älteren Hauptplatinen mit 1.0,1.0a, aber den meisten Hauptplatinen mit dem PCI-Schnellzug 1.1 Stecker mit einer Bios-Aktualisierung von ihren Herstellern durch Dienstprogramme versorgt, um rückwärts gerichtete Vereinbarkeit von Karten mit PCIe 2.1 zu unterstützen.

PCI Schnellzug 3.0

PCI Schnellzug 3.0 Grundspezifizierungsrevision 3.0 wurde im November 2010 nach vielfachen Verzögerungen bereitgestellt. Im August 2007 hat PCI-SIG bekannt gegeben, dass PCI-Schnellzug 3.0 wenig Rate von 8 gigatransfers pro Sekunde tragen würde, und dass es umgekehrt mit vorhandenen PCIe Durchführungen vereinbar sein würde. Damals wurde es auch bekannt gegeben, dass die Endspezifizierung für den PCI-Schnellzug 3.0 bis 2011 verzögert würde. Neue Eigenschaften für den PCIe 3.0 Spezifizierung schließen mehrere Optimierungen für die erhöhte Nachrichtenübermittlung und Datenintegrität, einschließlich Sender- und Empfänger-Gleichung, PLL Verbesserungen, Uhr-Datenrettung und Kanalerhöhungen für zurzeit unterstützte Topologien ein.

Im Anschluss an eine sechsmonatige technische Analyse der Durchführbarkeit, die PCIe-Verbindungsbandbreite zu erklettern, hat die Analyse von PCI-SIG herausgefunden, dass 8 gigatransfers pro Sekunde in der Hauptströmungssilikonprozess-Technologie verfertigt werden können, und mit vorhandenen preisgünstigen Materialien und Infrastruktur aufmarschiert werden können, während man volle Vereinbarkeit (mit dem unwesentlichen Einfluss) zum PCIe Protokoll-Stapel aufrechterhält.

PCIe 2.0 liefert 5 GT/s, aber verwendet einen 8b/10b Verschlüsselung des Schemas, das auf 20 Prozent hinausläuft ((10-8)/10) oben auf der rohen Bit-Rate. PCIe 3.0 entfernt die Voraussetzung für die 8b/10b-Verschlüsselung, und verwendet stattdessen das genannte "Kriechen" einer Technik, das ein bekanntes binäres Polynom auf einen Datenstrom in einer Feed-Back-Topologie anwendet. Weil das krabbelnde Polynom bekannt ist, können die Daten durch das Laufen davon durch eine Feed-Back-Topologie mit dem umgekehrten Polynom wieder erlangt werden. und verwendet auch einen 128b/130b Verschlüsselung des Schemas, die Gemeinkosten auf etwa 1.5 % ((130-128)/130), im Vergleich mit den 20 % oben 8b/10b Verschlüsselung verwendet durch PCIe 2.0 reduzierend. PCIe 3.0's haben 8 GT/s Rate gebissen effektiv liefert doppeltem PCIe 2.0 Bandbreite. PCI-SIG nimmt an, dass der PCIe 3.0 Spezifizierungen strenge technische Sicherheitsüberprüfung und Gültigkeitserklärung erlebt, bevor er zur Industrie veröffentlicht wird. Dieser Prozess, dem in der Entwicklung von vorherigen Generationen des PCIe verschiedene und Grundform-Faktor-Spezifizierungen gefolgt wurde, schließt die Bestätigung der elektrischen Endrahmen mit Daten ein ist auf Testsilikon und andere von vielfachen Mitgliedern des PCI-SIG geführte Simulationen zurückzuführen gewesen.

Am 18. November 2010 hat PCI Special Interest Group offiziell den beendeten PCI-Schnellzug 3.0 Spezifizierung seinen Mitgliedern veröffentlicht, um auf dieser neuen Version des PCI-Schnellzugs gestützte Geräte zu bauen.

AMD letztes Flaggschiff grafische Karte, Radeon 7970, gestartet am 9. Januar 2012, ist der erste PCIe in der Welt 3.0 grafische Karte. Anfängliche Rezensionen weisen darauf hin, dass die neue Schnittstelle grafische Leistung im Vergleich zu früher PCIe 2.0 nicht verbessern würde, der, zur Zeit des Schreibens, noch zu gering genutzt ist. Jedoch würde sich die neue Schnittstelle vorteilhaft, wenn verwendet, für den allgemeinen Zweck erweisen, mit Technologien wie OpenCL und C ++ AMPERE zu rechnen.

PCI Schnellzug 4.0

Am 29. November 2011 hat PCI-SIG bekannt gegeben, um zum PCI-Schnellzug 4.0 Aufmachung von 16 GT/s noch auf der Kupfertechnologie weiterzugehen. Zusätzlich sollen aktive und müßige Macht-Optimierungen untersucht werden. Wie man erwartet, werden Endspezifizierungen in 2014/2015 veröffentlicht.

Aktueller Status

PCI Schnellzug hat AGP als die Verzug-Schnittstelle für Grafikkarten auf neuen Systemen ersetzt. Fast alle Modelle von Grafikkarten veröffentlicht 2010 und 2011 durch AMD (ATI) und NVIDIA verwenden PCI-Schnellzug. NVIDIA verwendet die hohe Bandbreite-Datenübertragung von PCIe für seine Technologie von Scalable Link Interface (SLI), die vielfachen Grafikkarten desselben chipset und Musterzahl erlaubt, im Tandem zu laufen, vergrößerte Leistung erlaubend. AMD hat auch ein multi-GPU System entwickelt, das auf PCIe genannt CrossFire gestützt ist. AMD und NVIDIA haben Hauptplatine chipsets veröffentlicht, die nicht weniger als vier PCIe ×16 Ablagefächer unterstützen, tri-GPU und Viererkabel-GPU-Karte-Konfigurationen erlaubend.

PCI Schnellzug hat einen Hauptteil des Zusatzfunktionskarte-Marktes versetzt. PCI Schnellzug war ursprünglich nur in Plattenreihe-Kontrolleuren, gigabit Ethernet an Bord, Wi-Fi und Grafikkarten üblich. Die meisten gesunden Karten, TV/capture-cards, Modems, port/USB/FireWire Serienkarten, network/Wi-Fi Karten, die den herkömmlichen PCI in der Vergangenheit verwendet hätten, haben sich zum PCI-Schnellzug ×8, ×4, oder ×1 bewegt. Während einige Hauptplatinen herkömmliche PCI Ablagefächer haben, sind diese in erster Linie für Vermächtnis-Karten und werden stufenweise eingestellt.

Hardware-Protokoll-Zusammenfassung

Die PCIe-Verbindung wird um hingebungsvolle Einrichtungspaare Serien-(1 Bit), Punkt-zu-Punkt-als Gassen bekannte Verbindungen gebaut. Das ist in der scharfen Unähnlichkeit zu früher PCI Verbindung, die ein busbasiertes System ist, wo alle Geräte denselben bidirektionalen, parallelen oder 32-Bit-64-Bit-Bus teilen.

PCI Schnellzug ist ein layered Protokoll, aus einer Transaktionsschicht, bestehend, Daten verbinden Schicht und eine physische Schicht. Die Datenverbindungsschicht wird unterteilt, um eine Teilschicht der Mediazugriffskontrolle (MAC) einzuschließen. Die Physische Schicht wird in logische und elektrische Teilschichten unterteilt. Die Physische logische Teilschicht enthält eine physische Codierteilschicht (PCS). Die Begriffe werden vom IEEE 802 Netzwerkanschlussprotokoll-Modell geliehen.

Physische Schicht

Die PCIe Physische Schicht (PHY, PCIEPHY, PCI Schnellzug PHY oder PCIe PHY) Spezifizierung wird in zwei Teilschichten entsprechend elektrischen und logischen Spezifizierungen geteilt. Die logische Teilschicht wird manchmal weiter in eine MAC Teilschicht und einen PCS geteilt, obwohl diese Abteilung nicht formell ein Teil der PCIe Spezifizierung ist. Eine Spezifizierung, die von Intel, der PHY-Schnittstelle für den PCI-Schnellzug (PFEIFE) veröffentlicht ist, definiert das MAC/PCS funktionelle Verteilen und die Schnittstelle zwischen diesen zwei Teilschichten. Die PFEIFE-Spezifizierung identifiziert auch die Schicht der physischen Mediaverhaftung (PMA), die den serializer/deserializer (SerDes) und das andere analoge Schaltsystem einschließt; jedoch, da sich Durchführungen von SerDes außerordentlich unter ASIC Verkäufern ändern, gibt PFEIFE keine Schnittstelle zwischen dem PCS und PMA an.

Am elektrischen Niveau besteht jede Gasse aus zwei Einrichtungs-LVDS oder PCML Paaren an 2.525 Gbit/s. Übersenden Sie und erhalten Sie sind getrennte Differenzialpaare für insgesamt vier Datenleitungen pro Gasse.

Eine Verbindung zwischen irgendwelchen zwei PCIe Geräten ist als eine Verbindung bekannt, und wird von einer Sammlung von einer oder mehr Gassen aufgebaut. Alle Geräte müssen einzeln-spurig (×1) Verbindung minimal unterstützen. Geräte können breitere Verbindungen fakultativ unterstützen, die aus 2, 4, 8, 12, 16, oder 32 Gassen zusammengesetzt sind. Das berücksichtigt sehr gute Vereinbarkeit auf zwei Weisen:

• Eine PCIe Karte passt physisch (und arbeitet richtig) in jedem Ablagefach, das mindestens so groß ist, wie es ist (z.B, wird nach Größen geordnete Karte eines ×1 in jedem großen Ablagefach arbeiten);
• Ein Ablagefach einer großen physischen Größe (z.B, ×16) kann elektrisch mit weniger Gassen (z.B, ×1, ×4, ×8, oder ×12) als lange angeschlossen werden, weil es die durch die größere physische Ablagefach-Größe erforderlichen Boden-Verbindungen zur Verfügung stellt.

In beiden Fällen verhandelt PCIe die höchste gegenseitig unterstützte Zahl von Gassen. Viele Grafikkarten, Hauptplatinen und bios Versionen werden nachgeprüft, um ×1, ×4, ×8 und ×16 Konnektivität auf derselben Verbindung zu unterstützen.

Wenn auch die zwei signalvereinbar sein würden, ist es nicht gewöhnlich möglich, eine physisch größere PCIe Karte zu legen (z.B, ein ×16 hat Karte nach Größen geordnet) in ein kleineres Ablagefach — obwohl, wenn die PCIe Ablagefächer durch das Design oder durch die Kerbe unbegrenzt sind, einige Hauptplatinen das erlauben werden.

Die Breite eines PCIe Steckers ist 8.8 Mm, während die Höhe 11.25 Mm ist, und die Länge variabel ist. Die feste Abteilung des Steckers ist 11.65 Mm in der Länge und enthält zwei Reihen 11 (22 Nadeln ganz), während die Länge der anderen Abteilung abhängig von der Zahl von Gassen variabel ist. Die Nadeln sind an 1-Mm-Zwischenräumen unter Drogeneinfluss, und die Dicke der Karte, die in den Stecker eintritt, ist 1.8 Mm.

Datenübertragung

PCIe sendet alle Kontrollnachrichten einschließlich Unterbrechungen über dieselben für Daten verwendeten Verbindungen. Das Serienprotokoll kann nie blockiert werden, so ist Latenz noch mit herkömmlichem PCI vergleichbar, der Unterbrechungslinien gewidmet hat.

Auf vielfach-spurigen Verbindungen übersandte Daten werden durchgeschossen, bedeutend, dass jedem aufeinander folgenden Byte unten aufeinander folgende Gassen gesandt werden. Die PCIe Spezifizierung kennzeichnet das, als Daten striping durchschießend. Während sie bedeutende Hardware-Kompliziertheit verlangen (oder deskew) gleichzeitig zu sein, können die eingehenden gestreiften Daten, striping die Latenz des n Bytes auf einer Verbindung bedeutsam reduzieren. Wegen des Polsterns von Voraussetzungen kann striping nicht die Latenz von kleinen Datenpaketen auf einer Verbindung notwendigerweise reduzieren.

Als mit anderer hoher Datenrate Serienübertragungsprotokolle, Information abstoppend, wird im Signal eingebettet. Am physischen Niveau verwertet PCI Schnellzug 2.0 den 8b/10b Verschlüsselung des Schemas sicherzustellen, dass Reihen von aufeinander folgenden oder Konsekutivnullen in der Länge beschränkt werden. Das wurde verwendet, um den Empfänger davon abzuhalten, Spur dessen zu verlieren, wo die Bit-Ränder sind. In diesem Codierschema werden alle acht (uncodierten) Nutzlast-Bit von Daten durch 10 (verschlüsselte) Bit dessen ersetzt übersenden Daten, 20 % oben in der elektrischen Bandbreite verursachend. Um die verfügbare Bandbreite zu verbessern, verwendet PCI Schnellzug-Version 3.0 128b/130b, der stattdessen verschlüsselt: ähnlich, aber mit dem viel niedrigeren oben.

Viele andere Protokolle (wie SONET) verwenden eine verschiedene Form, bekannt als das Kriechen zu verschlüsseln, Uhr-Information in Datenströme einzubetten. Die PCIe Spezifizierung definiert auch einen krabbelnden Algorithmus, aber sie wird verwendet, um elektromagnetische Einmischung (EMI) durch das Verhindern von sich wiederholenden Datenmustern im übersandten Datenstrom zu reduzieren.

Daten verbinden Schicht

Die Datenverbindungsschicht führt drei Lebensdienstleistungen für die PCIe-Schnellzug-Verbindung durch:

1. Folge die Transaktionsschicht-Pakete (TLPs), die durch die Transaktionsschicht, erzeugt werden
2. sichern Sie zuverlässige Übergabe von TLPs zwischen zwei Endpunkten über ein Anerkennungsprotokoll (ACK und NAK, der signalisiert), der ausführlich Wiederholungsspiel von nicht anerkanntem/schlechtem TLPs, verlangt
3. initialisieren Sie und führen Sie Fluss-Kontrollkredite

Auf der übersenden Seite verbinden sich die Daten Schicht erzeugt eine erhöhende Folge-Zahl für jeden aus dem Amt scheide TLP. Es dient als eine einzigartige Kennmarke für jeden hat TLP übersandt, und wird in den Kopfball des aus dem Amt scheidet TLP eingefügt. Ein 32-Bit-Code der zyklischen Redundanzprüfung (bekannt in diesem Zusammenhang als Verbindung CRC oder LCRC) wird auch am Ende jedes aus dem Amt scheidet TLP angehangen.

Auf der erhalten Seite werden der LCRC des erhaltenen TLP und Folge-Zahl beide in der Verbindungsschicht gültig gemacht. Wenn irgendein, dem die LCRC-Kontrolle (das Anzeigen eines Datenfehlers), oder die Folge-Zahl fehlt, außer Reichweite ist (aufeinander nichtfolgend vom letzten gültigen erhaltenen TLP), dann werden die schlechten TLP, sowie jeder nach dem schlechten TLP erhaltene TLPs, ungültig und verworfen betrachtet. Der Empfänger sendet eine Nachricht des negativen Quittungszeichens (NAK) mit der Folge-Zahl des ungültigen TLP, um Weitermeldung des ganzen TLPs vorwärts dieser Folge-Zahl bittend. Wenn der erhaltene TLP die LCRC-Kontrolle passiert und die richtige Folge-Zahl hat, wird es als gültig behandelt. Der Verbindungsempfänger erhöht die Folge-Zahl (der den letzten erhaltenen guten TLP verfolgt), und vorwärts der gültige TLP zur Transaktionsschicht des Empfängers. Eine ACK Nachricht wird an den entfernten Sender gesandt, anzeigend, dass der TLP erfolgreich erhalten wurde (und durch die Erweiterung, den ganzen TLPs mit vorigen Folge-Zahlen.)

Wenn der Sender eine NAK Nachricht erhält, oder keine Anerkennung (NAK oder ACK) erhalten wird, bis eine Pause-Periode abläuft, muss der Sender alle TLPs wiederübersenden, die an einer positiven Anerkennung (ACK) Mangel haben. Eine beharrliche Funktionsstörung des Geräts oder Übertragungsmediums verriegelnd, präsentiert die Verbindungsschicht eine zuverlässige Verbindung zur Transaktionsschicht, da das Übertragungsprotokoll Übergabe von TLPs über ein unzuverlässiges Medium sichert.

Zusätzlich zum Senden und Empfang erzeugt TLPs, der durch die Transaktionsschicht, die Datenverbindungsschicht auch erzeugt ist, und verbraucht DLLPs, Daten verbinden Schicht-Pakete. ACK und NAK-Signale werden über (DLLP) mitgeteilt, wie Fluss-Kontrollkreditauskunft sind, kontrollieren einige Macht-Verwaltungsnachrichten und Fluss Kreditauskunft (im Auftrag der Transaktionsschicht.)

In der Praxis wird die Zahl von nicht anerkanntem Flug-TLPs auf der Verbindung durch zwei Faktoren beschränkt: Die Größe des Wiederholungsspiel-Puffers des Senders (der eine Kopie von allen versorgen muss, hat TLPs bis der entfernte Empfänger ACKs sie übersandt), und der Fluss kontrollieren Kredite, die durch den Empfänger zu einem Sender ausgegeben sind. PCI Schnellzug verlangt, dass alle Empfänger eine minimale Zahl von Krediten ausgeben, zu versichern, dass eine Verbindung erlaubt, PCIConfig TLPs und Nachricht TLPs zu senden.

Transaktionsschicht

PCI Schnellzug führt Spalt-Transaktionen (Transaktionen mit der Bitte und Antwort durch, die durch die Zeit getrennt ist), der Verbindung erlaubend, anderen Verkehr zu tragen, während das Zielgerät Daten für die Antwort sammelt.

PCI Schnellzug verwendet kreditbasierte Fluss-Kontrolle. In diesem Schema kündigt ein Gerät einen anfänglichen Betrag des Kredits für jeden erhaltenen Puffer in seiner Transaktionsschicht an. Das Gerät am entgegengesetzten Ende der Verbindung, wenn es Transaktionen an dieses Gerät sendet, zählt die Zahl von Krediten auf, die jeder TLP von seiner Rechnung verbraucht. Das Senden-Gerät kann nur einen TLP übersenden, wenn das Tun seine verbrauchte Kreditzählung seine Kreditgrenze so nicht überschreiten lässt. Wenn das Empfang-Gerät beendet, den TLP von seinem Puffer zu bearbeiten, gibt es einer Rückkehr von Krediten zum Senden-Gerät Zeichen, das die Kreditgrenze durch den wieder hergestellten Betrag vergrößert. Die Kreditschalter sind Modulschalter, und der Vergleich von verbrauchten Krediten, um Grenze zu kreditieren, verlangt Modularithmetik. Der Vorteil dieses Schemas (im Vergleich zu anderen Methoden, die auf Staaten oder Händedruck-basierte Übertragungsprotokolle warten) besteht darin, dass die Latenz der Kreditrückkehr Leistung nicht betrifft, vorausgesetzt, dass auf die Kreditgrenze nicht gestoßen wird. Diese Annahme wird allgemein entsprochen, wenn jedes Gerät mit entsprechenden Puffergrößen entworfen wird.

häufig ansetzt, unterstützt PCIe 1.x eine Datenrate von 250 MB/s in jeder Richtung pro Gasse. Diese Zahl ist eine Berechnung von der physischen Signalrate (2.5 Gbaud) geteilt durch die Verschlüsselung oben (10 Bit pro Byte.) Bedeutet das, dass eine sechzehn Gasse (×16) PCIe Karte dann zu 16×250 MB/s = 4 GB/s in jeder Richtung theoretisch fähig sein würde. Während das in Bezug auf Datenbytes richtig ist, basieren bedeutungsvollere Berechnungen auf der verwendbaren Datennutzlast-Rate, die vom Profil des Verkehrs abhängt, der eine Funktion des auf höchster Ebene (Software) Anwendung und Zwischenprotokoll-Niveaus ist.

Wie andere hohe Datenrate Serienverbindungssysteme hat PCIe ein Protokoll und Verarbeitung oben wegen der zusätzlichen Übertragungsrobustheit (CRC und Anerkennungen). Lange dauernde Einrichtungsübertragungen (wie diejenigen, die in Hochleistungslagerungskontrolleuren typisch sind), können sich> 95 % Rohstoff von PCIE (Gasse) Datenrate nähern. Diese Übertragungen ziehen auch aus der am meisten gesteigerten Zahl von Gassen einen Nutzen (×2, ×4, usw.), Aber in typischeren Anwendungen (wie ein Kontrolleur von USB oder Ethernet) wird das Verkehrsprofil als kurze Datenpakete mit häufigen erzwungenen Anerkennungen charakterisiert. Dieser Typ des Verkehrs reduziert die Leistungsfähigkeit der Verbindung, wegen oben von der Paket-Syntaxanalyse und den gezwungenen Unterbrechungen (entweder in der Gastgeber-Schnittstelle des Geräts oder in der Zentraleinheit des PCs.) Ein Protokoll für mit derselben gedruckten Leiterplatte verbundene Geräte seiend, verlangt es dieselbe Toleranz für Übertragungsfehler wie ein Protokoll für die Kommunikation über längere Entfernungen, und so nicht, dieser Verlust der Leistungsfähigkeit ist zu PCIe nicht besonder.

Gebrauch

PCIe Außenkarten

Theoretisch konnte äußerlicher PCIe einem Notizbuch die Grafikmacht einer Arbeitsfläche, durch das Anschließen eines Notizbuches mit jeder PCIe Tischvideokarte (eingeschlossen in seiner eigenen Außenunterkunft, mit der starken Macht-Versorgung und das Abkühlen) geben; das ist mit einer Schnittstelle von ExpressCard möglich, die einzelne Gasse v1.1 Leistung zur Verfügung stellt.

IBM/Lenovo hat auch ein PCI-ausdrückliches Ablagefach in ihre Fortgeschrittene Dockende Station 250310U eingeschlossen. Es versorgt ein halbgroßes Ablagefach mit einem ×16 Länge-Ablagefach, aber nur ×1 Konnektivität. Jedoch werden dockende Stationen mit Vergrößerungsablagefächern weniger üblich, weil die Laptops fortgeschrittenere Videokarten und entweder DVI-D-Schnittstellen bekommen, oder DVI-D gehen für Hafen-Wiederholangaben und dockende Stationen durch.

Zusätzlich hat Nvidia Quadro Plex PCIe Außenvideokarten entwickelt, die für fortgeschrittene grafische Anwendungen verwendet werden können. Diese Videokarten verlangen einen PCI-Schnellzug ×8 oder ×16 Ablagefach für das Verbindungskabel. 2008 hat AMD den ATI XGP Technologie bekannt gegeben, die auf einer kabelnden Eigentumslösung gestützt ist, die mit PCIe ×8 Signalübertragungen vereinbar ist. Dieser Stecker ist auf Fujitsu Amilo und dem Acer Ferrari Notizbücher verfügbar. Nur Fujitsu hat einen wirklichen verfügbaren Außenkasten, der auch am Ferrari Ein arbeitet. Kürzlich hat Acer das Grafikdock von Dynavivid für XGP gestartet.

Es gibt jetzt Karte-Mittelpunkte in der Entwicklung, die man mit einem Laptop durch ein Ablagefach von ExpressCard verbinden kann, obwohl sie zurzeit selten, dunkel, oder auf dem offenen Markt nicht verfügbar sind. Diese Mittelpunkte können lebensgroße Karten in sie legen lassen.

Magma und ViDock machen auch von ExpressCard Gebrauch und führen den Gebrauch von grafischen Außenlösungen.ViDock durch sind Vergrößerungsfahrgestell geschneidert spezifisch, um PCI-Schnellzug anzupassen, Grafikkarten für den Gebrauch mit ExpressCard haben Laptop-PCs ausgestattet. Das ermöglicht Benutzer, davon Gebrauch zu machen, PCIe Karten äußerlich zu verbinden.

Obwohl die Entwicklungen in diesen Technologien noch andauernd sind. Andere Beispiele, die erlebt haben, sind - MSI GUS, Asus XG Station.

Kürzlich haben Intel und Apfel Blitzstrahl eingeführt, der äußerlichen PCI (e) Geräte berücksichtigt.

Virtueller Fahrgestell-Hafen des Wacholders, wie gefunden, auf dem Wacholder EX4200 Modell ethernet Schalter, zeigt zwei 16 Außengasse PCI (e) Stecker, die das überflüssige Kabeln zu einem oder mehr Schaltern berücksichtigen, insgesamt 10 Schalter in ein großes, überflüssiges umschaltendes System miteinander verbindend.

Außengedächtnis

PCI Schnellzug-Protokoll kann als Datenschnittstelle verwendet werden, um Speichergeräte, wie Speicherkarten und Laufwerke des festen Zustands aufblitzen zu lassen. Ein solches Format ist XQD von der Vereinigung von CompactFlash entwickelte Karte.

Viele Hochleistungs-werden Unternehmensklasse-Laufwerke des festen Zustands entworfen, weil PCI Schnellzug Kontrolleur-Karten mit Blitz-Speicherchips gelegt direkt auf der Leiterplatte ÜBERFÄLLT; das erlaubt viel höhere Übertragungsraten (mehr als 1 Gbyte/s) und IOPS (IO Operationen pro Sekunde) (mehr als 1 Million) das Vergleichen mit der Serial ATA Drive oder der SAS Drive.

OCZ und Marvell co-developed der geborene PCIe Laufwerk-Kontrolleur des festen Zustands Kilimanjaro, der im Z-Laufwerk von OCZ 5 verwertet wird. Der Z-Laufwerk 5 wird für einen PCIe 3.0 x16 Ablagefach entworfen, und wenn die höchste Kapazität (12TB) Version in solch einem Ablagefach installiert wird, kann es auf 7.2 Gigabytes pro Sekunde folgende Übertragungen und bis zu 2.52 Millionen IOPS in zufälligen Übertragungen zulaufen.

Konkurrierende Protokolle

Mehrere Kommunikationsstandards sind gestützt auf der hohen Bandbreite Serienarchitekturen erschienen. Diese schließen InfiniBand, RapidIO, HyperTransport, QPI und StarFabric ein. Die Unterschiede basieren auf den Umtauschen zwischen Flexibilität und Dehnbarkeit gegen die Latenz und oben. Ein Beispiel solch eines Umtauschs fügt komplizierte Kopfball-Information zu einem übersandten Paket hinzu, um komplizierte Routenplanung zu berücksichtigen (PCI Schnellzug ist dazu nicht fähig). Das zusätzliche oberirdische reduziert die wirksame Bandbreite der Schnittstelle und kompliziert Busentdeckung und Initialisierungssoftware. Auch das Bilden des heißen-pluggable Systems verlangt, dass Software Netzwerkarchitektur-Änderungen verfolgt. Beispiele von Bussen passend sind für diesen Zweck InfiniBand und StarFabric.

Ein anderes Beispiel macht die Pakete kürzer, um Latenz zu vermindern (wie erforderlich ist, wenn ein Bus als eine Speicherschnittstelle funktionieren muss). Kleinere Pakete Mittelpaket-Kopfbälle verbrauchen einen höheren Prozentsatz des Pakets, so die wirksame Bandbreite vermindernd. Beispiele von Busprotokollen bestimmt sind für diesen Zweck RapidIO und HyperTransport.

PCI Schnellzug fällt irgendwo in der Mitte, die durch das Design als eine Systemverbindung (lokaler Bus) aber nicht eine Gerät-Verbindung oder aufgewühltes Netzprotokoll ins Visier genommen ist. Zusätzlich beschränkt seine Designabsicht der Softwaredurchsichtigkeit das Protokoll und erhebt seine Latenz etwas.

Entwicklungswerkzeuge

sie sich entwickelt und/oder Fehlerbeseitigung der PCI-Schnellzug-Bus, kann die Überprüfung von Hardware-Signalen sehr wichtig sein, um die Probleme zu finden. Logikanalysatoren und Bus Analysatoren sind Werkzeuge, die sich versammeln, analysieren Sie, decodieren Sie, versorgen Sie Signale, so können Leute die Hochleistungswellenformen in ihrer Freizeit ansehen.

Siehe auch

• PCI Schnellzug-Konfigurationsraum
• PCI Konfigurationsraum
• Herkömmlicher PCI
• PCI-X
• Lassen Sie Komplex einwurzeln
• Seriendigitalvideo für ADD2 DVI Anschlusskarten
• Active State Power Management (ASPM)

Weiterführende Literatur

• PCI Schnellzug-Systemarchitektur; 1. Ed; Ravi Budruk / Don Anderson / Tom Shanley; 1120 Seiten; 2003; internationale Standardbuchnummer 978-0-321-15630-3.
• Einführung in den PCI-Schnellzug: Eine Hardware und Softwareentwickler-Führer; 1. Ed; 325 Seiten; 2003; internationale Standardbuchnummer 978-0-9702846-9-3.
• Vollenden Sie PCI-Schnellzug-Verweisung: Designimplikationen für die Hardware und Softwareentwickler; 1. Ed; 1056 Seiten; 2003; internationale Standardbuchnummer 978-0-9717861-9-6.

Links

• Einführung ins PCI Protokoll

• (Verlangt PCI-SIG Mitgliedschaft)
• PCI-SIG, die Industrieorganisation, die aufrechterhält und die verschiedenen PCI Standards entwickelt
• Eine Einführung darin, wie PCIe am TLP Niveau arbeitet
• Intel Developer Network für die PCI-Schnellzug-Architektur
• IDT + PCI Schnellzug-Lösungen-> http://www.idt.com/go/pcie
• PCI-E Grafikkarten und Spekulationen