Das Hypereinfädeln (offiziell das Hypereinfädeln der Technologie oder HT Technologie, abgekürzten HTT oder HT) ist der Begriff von Intel für seine gleichzeitige Nebenläufigkeitsdurchführung, die zuerst im Februar 2002 auf seinen Server-Verarbeitern von Xeon und im November 2002 auf seinem Pentium 4 Tischzentraleinheiten erscheint. Später hat Intel diese Technologie in Itanium, Atom und Kern 'ich' Reihe-Zentraleinheiten, unter anderen eingeschlossen.

Die HT Eigentumstechnologie von Intel wird verwendet, um parallelization der Berechnung zu verbessern (vielfache Aufgaben sofort erledigend), durchgeführt auf PC-Mikroprozessoren. Für jeden Verarbeiter-Kern, der physisch da ist, richtet das Betriebssystem zwei virtuelle oder logische Kerne, und teilt das Arbeitspensum zwischen ihnen, wenn möglich. Die Hauptfunktion des Hypereinfädelns ist, die Anzahl gegen abhängige Instruktionen auf der Rohrleitung zu reduzieren.

Das Hypereinfädeln verlangt nicht nur, dass die Betriebssystembetreuung, empfehlen vielfache Verarbeiter, sondern auch dass es für HTT und Intel spezifisch optimiert wird, HTT unbrauchbar zu machen, wenn sie Betriebssysteme verwenden, die für diese Span-Eigenschaft nicht optimiert worden sind.

Details

Das Hypereinfädeln von Arbeiten durch das Kopieren bestimmter Abteilungen des Verarbeiters - diejenigen, die den architektonischen Staat - aber das nicht Kopieren der Hauptausführungsmittel versorgen. Das erlaubt einem hypereinfädelnden Verarbeiter, als zwei "logische" Verarbeiter dem Gastgeber Betriebssystem zu erscheinen, dem Betriebssystem erlaubend, zwei Fäden oder Prozesse gleichzeitig zu planen. Wenn Ausführungsmittel durch die aktuelle Aufgabe in einem Verarbeiter ohne das Hypereinfädeln, und besonders nicht verwendet würden, wenn der Verarbeiter eingestellt wird, kann ein hypereinfädelnder ausgestatteter Verarbeiter jene Ausführungsmittel verwenden, eine andere vorgesehene Aufgabe durchzuführen. (Der Verarbeiter kann wegen eines geheimen Lagers Fräulein, Zweig misprediction oder Datenabhängigkeit stecken bleiben.)

Diese Technologie ist zu Betriebssystemen und Programmen durchsichtig. Das Minimum, das erforderlich ist, das Hypereinfädeln auszunutzen, ist symmetrische Mehrverarbeitung (SMP) Unterstützung im Betriebssystem, weil die logischen Verarbeiter als getrennte Standardverarbeiter erscheinen.

Es ist möglich, Betriebssystemverhalten auf dem Mehrverarbeiter zu optimieren, der fähige Systeme hypereinfädelt. Denken Sie zum Beispiel ein SMP System mit zwei physischen Verarbeitern, die beide (für insgesamt vier logische Verarbeiter) hypereingefädelt werden. Wenn der Faden-Planer des Betriebssystems das Hypereinfädeln nicht weiß, wird davon alle vier Verarbeiter als seiend dasselbe behandeln. Wenn nur zwei Fäden berechtigt sind zu laufen, könnte es beschließen, jene Fäden auf den zwei logischen Verarbeitern zu planen, die zufällig einem der physischen Verarbeiter gehören; dieser Verarbeiter würde äußerst beschäftigt werden, während der andere müßig sein würde, zu schlechterer Leistung führend, als mit der besseren Terminplanung möglich ist. Dieses Problem kann durch die Besserung des Planers vermieden werden, um logische Verarbeiter verschieden von physischen Verarbeitern zu behandeln; gewissermaßen ist das eine beschränkte Form der Planer-Änderungen, die für NUMA Systeme erforderlich sind.

Geschichte

Die hypereinfädelnde Technologie hat seine Wurzeln in Digital Equipment Corporation gefunden, aber wurde zum Markt von Intel gebracht.

Das Hypereinfädeln wurde zuerst im Foster MP-Based Xeon im März 2002 eingeführt. Es ist auf dem 3.06 GHz mit Sitz in Northwood Pentium 4 in demselben Jahr erschienen, und ist dann in jedem Pentium 4 HT, Pentium 4 Äußerste Ausgabe und Pentium Äußerster Ausgabe-Verarbeiter erschienen. Vorherige Generationen der auf der Kernmikroarchitektur gestützten Verarbeiter von Intel haben das Hypereinfädeln nicht, weil die Kernmikroarchitektur ein Nachkomme der P6 Mikroarchitektur ist, die in Wiederholungen des Pentiums seit dem Pentium Pro durch den Pentium III und Celeron (Covington, Mendocino, Coppermine und Tualatin-based) und den Pentium II Xeon und Pentium III Modelle von Xeon verwendet ist.

Intel hat Nehalem (Kern i7) im November 2008 befreit, in dem das Hypereinfädeln eine Rückkehr gemacht hat. Erster Generationsnehalem hat vier Kerne enthalten und hat effektiv acht Fäden erklettert. Seitdem, sowohl zwei - als auch Sechs-Kerne-Modelle sind veröffentlicht worden, vier und zwölf Fäden beziehungsweise erkletternd.

Intel Atom ist um Verarbeiter mit dem Hypereinfädeln, für die niedrige Macht bewegliche PCs und Billigtisch-PCs.

Der Itanium 9300 ist mit acht Fäden pro Verarbeiter (zwei Fäden pro Kern) durch die erhöhte hypereinfädelnde Technologie losgefahren. Poulson, die folgende Generation Itanium, steht auf dem Plan, um zusätzliche hypereinfädelnde Erhöhungen zu haben.

Die Server-Chips von Intel Xeon 5500 verwerten auch das Zweiwegehypereinfädeln.

Leistung

Die Vorteile des Hypereinfädelns werden als verzeichnet: Die verbesserte Unterstützung für den Mehrgewindecode, vielfachen Fäden erlaubend, gleichzeitig zu laufen, hat Reaktions- und Ansprechzeit verbessert.

Gemäß Intel hat die erste Durchführung nur verwendet um 5 % mehr stirbt Gebiet als der vergleichbare Nichthypergewindeverarbeiter, aber die Leistung war um 15-30 % besser.

Intel fordert bis zu eine 30-%-Leistungsverbesserung im Vergleich zu einer sonst identischen, nichtgleichzeitigen Nebenläufigkeit Pentium 4. Die Hardware-Staaten von Tom "In einigen Fällen ein P4, der an 3.0 GHz mit HT darauf läuft, können sogar einen P4 schlagen, der an 3.6 GHz mit abgedrehtem HT läuft." Intel fordert auch bedeutende Leistungsverbesserungen mit einem hyper-threading-enabled Pentium 4 Verarbeiter in einigen Algorithmen der künstlichen Intelligenz. Sich die gesehene Leistungsverbesserung ist jedoch sehr von der Anwendung abhängig, wenn sie zwei Programme führt, die volle Aufmerksamkeit des Verarbeiters verlangen, dem es wirklich ein ähnlich sein kann oder beide der Programme ein bisschen verlangsamt, wenn das Hypereinfädeln der Technologie angemacht wird. Das ist wegen des Wiederholungsspiel-Systems des Pentiums das 4 Anbinden wertvoller Ausführungsmittel, die Verarbeiter-Mittel zwischen den zwei Programmen gleichmachend, der einen unterschiedlichen Betrag der Ausführungszeit hinzufügt. Der Pentium 4 Kern von Prescott hat eine Wiederholungsspiel-Warteschlange gewonnen, die für das Wiederholungsspiel-System erforderliche Ausführungszeit reduziert. Das ist genug, um diesen Leistungserfolg völlig zu überwinden.

Nachteil-Geschichte

Als die ersten HT Verarbeiter veröffentlicht wurden, war es für einige Benutzer schwierig zu entscheiden, ob man es ermöglicht, weil viele von ihnen noch Betriebssysteme verwendeten, die nicht optimiert wurden, um Technologie (z.B Windows 2000 und Linux hypereinzufädeln, der älter ist als 2.4) außerdem seitdem die meisten Computer vorher Einzeln-Gewindeverarbeiter gehabt hatten, sind wenige Programme im Stande gewesen, die Eigenschaft selbstständig auszunutzen.

2006 wurde das Hypereinfädeln dafür kritisiert, energieineffizient zu sein. Zum Beispiel hat Fachmann-Zentraleinheitsdesigngesellschaft der niedrigen Macht ARM festgestellt, dass gleichzeitige Nebenläufigkeit (SMT) um bis zu 46 % mehr Macht verwenden kann als Doppelkerndesigns. Außerdem fordern sie SMT-Zunahme-Dresche des geheimen Lagers durch 42 %, wohingegen Doppelkern auf eine 37-%-Abnahme hinausläuft. Intel hat diesen Anspruch diskutiert, feststellend, dass das Hypereinfädeln hoch effizient ist, weil es einfach Mittel verwendet, die sonst müßig sein würden. 2010 hat ARM festgestellt, dass er gleichzeitige Nebenläufigkeit in seine Chips in der Zukunft einschließen wird.

Sicherheit

Im Mai 2005 hat Colin Percival demonstriert, dass auf dem Pentium 4 ein böswilliger Faden einen Timing-Angriff verwenden kann, um die Speicherzugriffsmuster eines anderen Fadens zu kontrollieren, mit dem es ein geheimes Lager teilt, den Diebstahl der kryptografischen Information erlaubend. Potenzielle Lösungen davon schließen den Verarbeiter ein, der seine Vertreibungsstrategie des geheimen Lagers oder das Betriebssystem ändert, das die gleichzeitige Ausführung auf demselben physischen Kern Fäden mit verschiedenen Vorzügen verhindert.

Siehe auch

• Mehrkern
• Barrelverarbeiter

Links

• Die hohe Übersicht von Intel, Hypereinzufädeln
• Das Hypereinfädeln auf der MSDN Zeitschrift
• Übersicht von HyperThreading von der Gemeinschaft von OSDEV (Wayback Maschine)
• Ein einleitender Artikel von Ars Technica
• Technologiearchitektur und Mikroarchitektur, technische Beschreibung hypereinfädelnd, (1.2-Mb-PDF-Datei) Hypereinzufädeln
• Gehen Sie in Offene Nummer 4,847,755 ein
• Merom, Conroe, verlieren Woodcrest HyperThreading

Sicherheit

• Diskussion von KernelTrap: Das Hypereinfädeln der Verwundbarkeit

Leistung

• ZDnet: Das Hypereinfädeln der Schmerz-Server-Leistung sagen Entwickler
• ARM ist kein Anhänger von HyperThreading - Umriss-Probleme von SMT Lösungen
• Wiederholungsspiel: Unbekannte Eigenschaften des Kerns von NetBurst