Tejas war ein Deckname für den Mikroprozessor von Intel, der ein Nachfolger des letzten Pentiums 4 mit dem Kern von Prescott sein sollte. Jayhawk war ein Deckname für seinen Kollegen von Xeon. Die Annullierung der Verarbeiter hat im Mai 2004 den historischen Übergang von Intel seines Fokus auf Einleiterverarbeitern zu Mehrkernverarbeitern unterstrichen.

Anfang 2003 hat Intel das Design von Tejas und einem Plan gezeigt, es einmal 2004 zu veröffentlichen, aber es bis 2005 später beiseite zu legen. Intel hat jedoch bekannt gegeben, dass er die Entwicklung am 7. Mai 2004 annulliert hat. Analytiker schreiben die Verzögerung und schließliche Annullierung zu den Hitzeproblemen wegen des äußersten Macht-Verbrauchs des Kerns zu, weil das in der Entwicklung von Prescott und seiner mittelmäßigen Leistungszunahme über Northwood der Fall gewesen ist. Diese Annullierung hat die Absicht von Intel widerspiegelt, sich auf Doppelkernchips für die Plattform von Itanium zu konzentrieren. In Bezug auf Tischverarbeiter hat der Entwicklungsaufwand von Intel zum Pentium M Mikroarchitektur (selbst eine Ableitung der P6 Mikroarchitektur) verwendet in der Notizbuch-Plattform von Centrino ausgewechselt, die eine in einer Prozession gehende Macht angeboten hat, Verbrauchsverhältnis beträchtlich höher anzutreiben, als das, das von Prescott angeboten ist, und anderer NetBurst Designs gestützt hat. Das Ergebnis dieses Entwicklungsaufwandes war die Verarbeiter-Linie von Intel Core, und später die Linie von Intel Core 2, zur Verfügung stellend und auf die Vorteile des Pentiums M bauend und die ersten heimischen Doppelkernprodukte von Intel für Arbeitsflächen und Laptops anbietend.

Dieser Übergang kennzeichnet das Ende der Linie von NetBurst der Zentraleinheitsentwicklung von Intel, der zurück mit dem ursprünglichen Pentium 4 angefangen hat.

Design und Mikroarchitektur

Tejas hätte auf den Pentium 4 Mikroarchitektur von NetBurst gebaut. Auf Tejas sollte auf einem 90 Nm-Prozess ursprünglich gebaut werden, später sich zu einem 65 Nm-Prozess bewegend. Wie man berichtete, hatte die 90 nm Version des Verarbeiters L2 geheimes 1-Mb-Lager, während der 65 nm Span das geheime Lager zu 2 Mb vergrößern würde. Es sollte auch eine Doppelkernversion von Tejas genannt Cedarmill (oder Zeder-Mühle abhängig von der Quelle) geben. Dieser Cedarmill sollte mit der 65 nm Zeder Mühle-basierter Pentium 4 nicht verwirrt sein, der scheint zu sein, wofür der codename wiederverwandt wurde. Die Spur-Kapazität des geheimen Lagers würde wahrscheinlich vergrößert worden sein, und die Zahl von Rohrleitungsstufen wurde zu zwischen 40 und 50 Stufen gesteigert. Es hätte eine verbesserte Version des Hypereinfädelns, sowie eine neue Version von SSE gegeben, der später backported zur Reihe von Intel Core 2 nach der Annullierung von Tejas und genanntem SSSE3 war. Tejas wurde mit Schiefer gedeckt, um an Frequenzen von 7 GHz oder höher, zweimal die Uhr-Geschwindigkeit des am schnellsten abgestoppten 2 Kernverarbeiters zu funktionieren, der an 3.5 GHz abgestoppt wird. Jedoch hätte Tejas wahrscheinlich schlechter geleistet, weil es weniger Instruktionen pro Uhr-Zyklus durchgeführt hätte, und es heißer ebenso mit einem TDP viel höher gelaufen wäre als der Kern von Prescott des Pentiums 4. Die Zentraleinheit wurde spät in seiner Entwicklung annulliert, nachdem sie seine tapeout Phase erreicht hatte.

Links

• Die New York Times - Entwicklung von Intel Halts von 2 Neuen Mikroprozessoren
• Span-Zauberer bei der Arbeit: Flicken an 45nm