Ein Digitalsignalverarbeiter (DSP) ist ein Spezialmikroprozessor mit einer für die schnellen betrieblichen Bedürfnisse nach der Digitalsignalverarbeitung optimierten Architektur.

Typische Eigenschaften

Digitalsignalverarbeitungsalgorithmen verlangen normalerweise, dass eine Vielzahl von mathematischen Operationen schnell und wiederholt auf einer Reihe von Daten durchgeführt wird. Signale (vielleicht von Audio- oder Videosensoren) werden ständig vom Analogon bis digitalen umgewandelt, haben digital manipuliert, und haben sich dann zurück zur analogen Form umgewandelt. Viele DSP Anwendungen haben Einschränkungen auf die Latenz; d. h. für das System, um zu arbeiten, muss die DSP Operation innerhalb von einer festen Zeit vollendet und aufgeschoben werden (oder Gruppe) Verarbeitung ist nicht lebensfähig.

Die meisten Mehrzweckmikroprozessoren und Betriebssysteme können DSP Algorithmen erfolgreich durchführen, aber sind für den Gebrauch in tragbaren Geräten wie Mobiltelefone und PDAs wegen der Macht-Versorgung und Raumeinschränkungen nicht passend. Ein Spezialdigitalsignalverarbeiter wird jedoch dazu neigen, eine tiefer gekostete Lösung, mit der besseren Leistung, niedrigere Latenz und keine Voraussetzungen für das Spezialabkühlen oder die großen Batterien zur Verfügung zu stellen.

Die Architektur eines Digitalsignalverarbeiters wird spezifisch für die Digitalsignalverarbeitung optimiert. Unterstützen Sie am meisten auch einige der Eigenschaften als ein Anwendungsverarbeiter oder Mikrokontrolleur, da Signalverarbeitung selten die einzige Aufgabe eines Systems ist. Einige nützliche Eigenschaften, um DSP Algorithmen zu optimieren, werden unten entworfen.

Architektur

Nach den Standards von Mehrzweckverarbeitern sind DSP Befehlssätze häufig hoch unregelmäßig. Eine Implikation für die Softwarearchitektur ist, dass handoptimierte Routinen des Zusammenbau-Codes in Bibliotheken für den Wiedergebrauch allgemein paketiert werden, anstatt sich auf fortgeschrittene Bearbeiter-Technologien zu verlassen, um wesentliche Algorithmen zu behandeln.

Hardware-Eigenschaften, die durch DSP Befehlssätze allgemein sichtbar sind, schließen ein:

• Hardware modulo das Wenden, kreisförmigen Puffern erlaubend, durchgeführt zu werden, ohne ständig für die Verpackung prüfen zu müssen.
• Eine Speicherarchitektur hat entwickelt, um Daten mit DMA umfassend zu verströmen und Code annehmend, geschrieben zu werden, um über Hierarchien des geheimen Lagers und die verbundenen Verzögerungen zu wissen.
• Das Fahren vielfacher arithmetischer Einheiten kann verlangen, dass Speicherarchitekturen mehrere Zugänge pro Instruktionszyklus unterstützen
• Getrenntes Programm und Datenerinnerungen (Architektur von Harvard), und manchmal gleichzeitiger Zugang auf vielfachen Datenküssen
• Spezieller SIMD (einzelne Instruktion, vielfache Daten) Operationen
• Einige Verarbeiter verwenden VLIW Techniken, so steuert jede Instruktion vielfache arithmetische Einheiten in der Parallele
• Spezielle arithmetische Operationen, solcher multiplizieren als schnell - wächst (MACs) an. Viele grundsätzliche DSP Algorithmen, wie TANNE-Filter oder der Schnelle Fourier verwandelt Sich (FFT) hängen schwer davon ab multiplizieren - sammeln Leistung an.
• Das Bit-umgekehrte Wenden, eine spezielle Wenden-Weise, die nützlich ist, um FFTs zu berechnen
• Spezielle Schleife-Steuerungen, wie architektonische Unterstützung, um einige Instruktionswörter in einer sehr dichten Schleife ohne oben für Instruktionsabrufe oder Ausgang durchzuführen, der prüft
• Absichtlicher Ausschluss einer Speicherverwaltungseinheit. DSPs verwenden oft stark mehrbeanspruchende Betriebssysteme, aber haben keine Unterstützung für den virtuellen Speicher- oder Speicherschutz. Betriebssysteme, die virtuelles Gedächtnis verwenden, verlangen mehr Zeit für den Zusammenhang, der unter Prozessen umschaltet, der Latenz vergrößert.

Programm-Fluss

• Schwimmpunkt-Einheit integriert direkt in den datapath
• Architektur von Pipelined
• Hoch parallele Vermehrer-Akkumulatoren (MAC Einheiten)
• Das Hardware-kontrollierte Schlingen, um das oberirdische abzunehmen oder zu beseitigen, das erforderlich ist, um Operationen zu schlingen

Speicherarchitektur

• DSPs verwenden häufig spezielle Speicherarchitekturen, die im Stande sind, vielfache Daten und/oder Instruktionen zur gleichen Zeit herbeizuholen:
• Superarchitektur von Harvard
• Architektur von Harvard
• Modifizierte Architektur von von Neumann
• Gebrauch des direkten Speicherzugangs
• Speicheradresse-Berechnungseinheit

Datenoperationen

• Sättigungsarithmetik, in der Operationen, die Überschwemmungen erzeugen, am Maximum (oder Minimum) Werte ansammeln werden, die das Register halten kann, anstatt sich ringsherum einzuhüllen (maximum+1 fließt zum Minimum als in vielen Mehrzweckzentraleinheiten stattdessen nicht über, bleibt es am Maximum). Manchmal sind verschiedene klebrige Bit-Operationsweisen verfügbar.
• Festkommaarithmetik wird häufig verwendet, um Arithmetik zu beschleunigen, die in einer Prozession geht
• Operationen des einzelnen Zyklus, um die Vorteile von pipelining zu vergrößern

Befehlssätze

• Multiplizieren Sie - wachsen an (MAC, einschließlich des verschmolzenen multiplizieren - tragen FMA bei) Operationen, die umfassend in allen Arten von Matrixoperationen wie Gehirnwindung für die Entstörung verwendet werden, punktieren Produkt oder sogar polynomische Einschätzung (sieh Schema von Horner)
• Instruktionen, Parallelismus zu vergrößern: SIMD, VLIW, Superskalararchitektur
• Spezialinstruktionen für modulo, der in Ringpuffern und Bit-umgekehrter Wenden-Weise für FFT richtet, der Quer-verweise anbringt
• Digitalsignalverarbeiter verwenden manchmal zeitstationäre Verschlüsselung, um Hardware und Zunahme-Codierleistungsfähigkeit zu vereinfachen.

Geschichte

Vor dem Advent von eigenständigen DSP Chips, die unten besprochen sind, wurden die meisten DSP Anwendungen mit Verarbeitern der Bit-Scheibe durchgeführt. Der AMD 2901 Span der Bit-Scheibe mit seiner Familie von Bestandteilen war eine sehr populäre Wahl. Es gab Bezugsdesigns von AMD, aber sehr häufig waren die Details eines besonderen Designs spezifische Anwendung. Diese Bit-Scheibe-Architekturen würden manchmal einen peripherischen Vermehrer-Span einschließen. Beispiele dieser Vermehrer waren eine Reihe von TRW einschließlich des TDC1008 und der TDC1010, von denen einige einen Akkumulator eingeschlossen haben, das Erfordernis zur Verfügung stellend, multiplizieren - sammeln (MAC) Funktion an.

1976 hat Richard Wiggins das Sprechen-& Periode-Konzept Paul Breedlove, Larry Brantingham und Gene Frantz am Instrument von Texas Dallas Forschungsmöglichkeit vorgeschlagen. Zwei Jahre später 1978 haben sie das erste erzeugt Sprechen & Periode mit dem technologischen Mittelstück, das der TMS5100, der erste Digitalsignalverarbeiter der Industrie ist. Es hat auch andere Meilensteine gesetzt, der erste Span seiend, um das Geradlinige prophetische Codieren zu verwenden, um Rede-Synthese durchzuführen.

1978 hat Intel die 2920 als ein "analoger Signalverarbeiter" veröffentlicht. Es hatte einen ADC/DAC auf dem Span mit einem inneren Signalverarbeiter, aber es hatte keinen Hardware-Vermehrer und war im Markt nicht erfolgreich. 1979 hat AMI den S2811 veröffentlicht. Es wurde als ein Mikroprozessor peripherisch entworfen, und es musste vom Gastgeber initialisiert werden. Der S2811 war im Markt ebenfalls nicht erfolgreich.

1980 das erste eigenständige, vollenden Sie DSPs - der NEC µPD7720 und AT&T DSP1 - wurden auf der Internationalen Halbleiterstromkreis-Konferenz '80 präsentiert. Beide Verarbeiter wurden durch die Forschung im PSTN Fernmeldewesen begeistert.

Der Altamira DX-1 war ein anderer früh DSP, Viererkabelrohrleitungen der ganzen Zahl mit verzögerten Zweigen und Zweigvorhersage verwertend.

Ein anderer DSP, der von Texas Instruments (TI), der TMS32010 erzeugt ist, präsentiert 1983, herausgestellt, ein noch größerer Erfolg zu sein. Es hat auf der Architektur von Harvard basiert, und hatte so getrennte Instruktion und Datengedächtnis. Es hatte bereits einen speziellen Befehlssatz, mit Instruktionen wie laden-und-ansammeln oder multiplizieren-und-ansammeln. Es konnte an 16-Bit-Zahlen arbeiten und hat 390 ns für ein Multiplizieren gebraucht - trägt Operation bei. TI ist jetzt der Markführer in Mehrzweck-DSPs. Ein anderes erfolgreiches Design war Motorola 56000.

Ungefähr fünf Jahre später hat die zweite Generation von DSPs begonnen sich auszubreiten. Sie hatten 3 Erinnerungen, um zwei operands gleichzeitig zu versorgen, und haben Hardware eingeschlossen, um dichte Schleifen zu beschleunigen, sie hatten auch eine zum Schleife-Wenden fähige Wenden-Einheit. Einige von ihnen bedient auf 24-Bit-Variablen und einem typischen Modell haben nur ungefähr 21 ns für einen MAC verlangt. Mitglieder dieser Generation waren zum Beispiel AT&T DSP16A oder der Motorola DSP56001.

Die Hauptverbesserung in der dritten Generation war das Äußere von anwendungsspezifischen Einheiten und Instruktionen im Datenpfad, oder manchmal als Coprozessoren. Diese Einheiten haben direkte Hardware-Beschleunigung von sehr spezifischen, aber komplizierten mathematischen Problemen, wie das Fourier-Umgestalten oder die Matrixoperationen erlaubt. Einige Chips, wie der Motorola MC68356, haben sogar mehr als einen Verarbeiter-Kern eingeschlossen, um in der Parallele zu arbeiten. Andere DSPs von 1995 sind der TI TMS320C541 oder der TMS 320C80.

Die vierte Generation wird am besten durch die Änderungen im Befehlssatz und der Instruktionsverschlüsselung/Entzifferung charakterisiert. SIMD Erweiterungen wurden hinzugefügt, VLIW und die Superskalararchitektur sind erschienen. Als immer haben die Uhr-Geschwindigkeiten zugenommen, 3 ns MAC sind jetzt möglich geworden.

Moderner DSPs

Moderne Signalverarbeiter geben größere Leistung nach; das ist teilweise sowohl zu technologischen als auch zu architektonischen Förderungen wie niedrigere Designregeln, schneller Zugang geheimes Zwei-Niveaus-Lager, (E) DMA Schaltsystem und ein breiteres Bussystem erwartet. Nicht der ganze DSP'S stellt dieselbe Geschwindigkeit zur Verfügung, und viele Arten von Signalverarbeitern, bestehen jeder von ihnen, für eine spezifische Aufgabe besser angepasst werden, sich im Preis von ungefähr 1.50 US$ bis 300 US$ erstreckend

Instrumente von Texas erzeugen den C6000 Reihe-DSP'S, die Uhr-Geschwindigkeiten von 1.2 GHz haben und getrennte Instruktion und geheime Datenlager durchführen. Sie haben auch 8 MiB 2. geheimes Niveau-Lager und 64 EDMA Kanäle. Die Spitzenmodelle sind zu nicht weniger als 8000 MIPS (Instruktionen pro Sekunde) fähig, verwenden VLIW (sehr langes Instruktionswort), führen acht Operationen pro Uhr-Zyklus durch und sind mit einer breiten Reihe der Außenperipherie und verschiedenen Busse (PCI/serial/etc) vereinbar. TMS320C6474 Chips hat jeder drei solche DSP'S, und die neueste Generation C6000 Unterstützungsschwimmen-Punkt der Chips sowie befestigte Punkt-Verarbeitung.

Freescale erzeugt eine DSP Mehrkernfamilie, den MSC81xx. Der MSC81xx basiert auf Architektur-Verarbeitern von StarCore, und der letzte MSC8144 verbindet DSP vier programmierbare SC3400 StarCore DSP Kerne. Jeder SC3400 StarCore DSP Kern hat eine Uhr-Geschwindigkeit von 1 GHz.

XMOS erzeugt mehreingefädelte Linie eines Mehrkerns des DSP Operationen gut angepassten Verarbeiters, Sie kommen in verschiedenen Geschwindigkeiten im Intervall von 400 bis 1600 MIPS. Die Verarbeiter haben eine Mehrgewindearchitektur, die bis zu 8 Echtzeitfäden pro Kern erlaubt, bedeutend, dass ein 4 Kerngerät bis zu 32 Echtzeitfäden unterstützen würde. Fäden kommunizieren zwischen einander mit gepufferten Kanälen, die zu bis zu 80 Mbit/s fähig sind. Die Geräte sind in C leicht programmierbar und zielen darauf, die Lücke zwischen herkömmlichen Mikrokontrolleuren und von FPGA zu überbrücken

CEVA, Inc. erzeugt und lizenziert drei verschiedene Familien von DSPs. Vielleicht ist das am besten bekannte und am weitesten aufmarschiert der CEVA-TeakLite DSP Familie, ein Klassiker speicherbasierte Architektur, mit 16-bit- oder 32-Bit-Wortbreiten und einzelnem oder Doppel-MACs. Der CEVA-X DSP Familie bietet eine Kombination von VLIW und SIMD Architekturen mit verschiedenen Mitgliedern der Familie an, die Doppel- oder Viererkabel-16-Bit-MACs anbietet. Der CEVA-XC DSP Familie nimmt Modemdesigns des Softwaredefinierten Radios (SDR) ins Visier und stärkt eine einzigartige Kombination von VLIW und Vektor-Architekturen mit 32 16-Bit-MACs.

Analoggeräte erzeugen den SHARC-basierten DSP und die Reihe in der Leistung von MFLOPS von 66 MHz/198 (Million Schwimmpunkt-Operationen pro Sekunde) zu MFLOPS von 400 MHz/2400. Einige Modelle unterstützen vielfache Vermehrer und ALUs, SIMD Instruktionen und mit der Verarbeitung spezifische Audiobestandteile und Peripherie. Die Blackfin Familie von eingebetteten Digitalsignalverarbeitern verbindet die Eigenschaften eines DSP mit denjenigen eines allgemeinen Gebrauch-Verarbeiters. Infolgedessen können diese Verarbeiter einfache Betriebssysteme wie μCLinux, velOSity und Kern RTOS führen, während sie auf Echtzeitdaten funktionieren.

NXP Halbleiter erzeugen DSP'S, der auf TriMedia VLIW Technologie basiert ist, die für die Audio- und Videoverarbeitung optimiert ist. In einigen Produkten wird der DSP Kern als ein Block der festen Funktion in SoC verborgen, aber NXP stellt auch eine Reihe von flexiblen einzelnen Kernmediaverarbeitern zur Verfügung. Die Mediaverarbeiter von TriMedia unterstützen sowohl Festkommaarithmetik sowie Fließkommaarithmetik, als auch haben spezifische Instruktionen, sich mit komplizierten Filtern und dem Wärmegewicht-Codieren zu befassen.

Gebrauch-Festkommaarithmetik des grössten Teiles von DSP, weil im echten Weltsignal, das die zusätzliche zur Verfügung gestellte Reihe durch das Schwimmen des Punkts in einer Prozession geht, nicht erforderlich ist, und gibt es einen großen Geschwindigkeitsvorteil und Kostenvorteil wegen der reduzierten Hardware-Kompliziertheit. Das Schwimmen von Punkt-DSP'S kann in Anwendungen unschätzbar sein, wo eine breite dynamische Reihe erforderlich ist. Produktentwickler könnten auch Schwimmpunkt-DSP'S verwenden, um die Kosten und Kompliziertheit der Softwareentwicklung als Entgelt für die teurere Hardware zu reduzieren, da es allgemein leichter ist, Algorithmen im Schwimmpunkt durchzuführen.

Allgemein, DSP'S werden integrierte Stromkreise gewidmet; jedoch kann DSP Funktionalität auch durch das Verwenden feldprogrammierbarer Tor-Reihe-Chips (FPGA'S) erzeugt werden.

Eingebettete RISC Mehrzweckverarbeiter werden zunehmend DSP wie in der Funktionalität. Zum Beispiel schließen der ARM-Kortex-A8 und die OMAP3 Verarbeiter einen Kortex-A8 und C6000 DSP ein.

Siehe auch

• Digitalsignalkontrolleur
• MDSP - ein Mehrverarbeiter DSP

Links

• XMOS DSP Silikongeräte
• Einführung in DSP - Verarbeiter-Tutorenkurs
• DSP Discussion Groups
• DSP bestellen online vor
• Taschenhandbuch zu Verarbeitern für DSP - Berkeley Design Technology, INC
• Instrumente von Texas DSP Einstiegsseite
• Analoggerät-Einstiegsseite
• Freescale Halbleiter-Einstiegsseite
• Einstiegsseite von CEVA, Inc
• DSP-FPGA.com Zeitschrift