knowledgr.de

Pentium Pro

Neues Wissen!

Der Pentium Pro ist eine sechste Generation x86 Mikroprozessor, der entwickelt und von Intel verfertigt ist, eingeführt im November 1, 1995. Es hat die P6 Mikroarchitektur (einmal verwiesen als i686) eingeführt und war ursprünglich beabsichtigt, um den ursprünglichen Pentium in einer vollen Reihe von Anwendungen zu ersetzen. Während der Pentium und Pentium MMX hatte 3.1 und 4.5 Millionen Transistoren, beziehungsweise, der Pentium Pro, 5.5 Millionen Transistoren enthalten haben. Später wurde es auf eine schmalere Rolle als ein Server und Tischverarbeiter des hohen Endes reduziert und wurde in Supercomputern wie ASCI Rot verwendet. Der Pentium Pro war sowohl zu Doppel-als auch zu Viererkabelverarbeiter-Konfigurationen fähig. Es ist nur in einem Form-Faktor, die relativ große rechteckige Steckdose 8 gekommen. Dem Pentium Pro wurde vom Pentium II Xeon 1998 nachgefolgt. Der Pentium Pro Verarbeiter hat ASCI Rot, den ersten Computer angetrieben, um das Leistungszeichen von TeraFlop zu erreichen.

Mikroarchitektur

Zusammenfassung

Seinen Namen der Pentium falsch darstellend, hatte Pro eine völlig neue Mikroarchitektur, eine Abfahrt vom Pentium aber nicht eine Erweiterung davon.

Es hat einen decoupled, 12-stufige superpipelined Architektur, die eine Instruktionslache verwendet.

Der Pro (P6) von Pentium hat viele fortgeschrittene im Pentium nicht gefundene Konzepte gezeigt, obwohl es nicht erst war oder nur x86 Verarbeiter, um sie durchzuführen (sieh NexGen Nx586 oder Cyrix 6x86). Der Pentium, den Pro Rohrleitung zusätzlich hatte, decodiert Stufen, um IA-32 Instruktionen in gepufferte Mikroarbeitsfolgen dynamisch zu übersetzen, die dann analysiert, wiederbestellt und umbenannt werden konnten, um parallelizable Operationen zu entdecken, die zu mehr als einer Ausführungseinheit sofort ausgegeben werden können. Der Pentium Pro hat so in Unordnung Ausführung einschließlich der spekulativen Ausführung über die Register-Umbenennung gezeigt. Es hatte auch einen breiteren 36-Bit-Adressbus (verwendbar durch PAE), ihm erlaubend, auf bis zu 64 GB des Gedächtnisses zuzugreifen.

Der Pro von Pentium hat ein 8 geheimes Instruktionslager von KiB, von dem bis zu 16 Bytes auf jedem Zyklus herbeigeholt und an die Instruktionsdecoder gesandt werden. Es gibt drei Instruktionsdecoder. Die Decoder sind in der Fähigkeit nicht gleich: Nur ein können jede x86 Instruktion decodieren, während die anderen zwei nur einfache x86 Instruktionen decodieren können. Das schränkt die Fähigkeit von Pentium Pro ein, vielfache Instruktionen gleichzeitig zu decodieren, Superskalarausführung beschränkend. X86-Instruktionen werden in 118-Bit-Mikrooperationen (micro-ops) decodiert. Die micro-ops sind RISC ähnlich; d. h. sie verschlüsseln eine Operation, zwei Quellen und einen Bestimmungsort. Der allgemeine Decoder kann bis zu vier micro-ops pro Zyklus erzeugen, wohingegen die einfachen Decoder einen micro-op jeder pro Zyklus erzeugen können. So, x86 Instruktionen, die auf dem Gedächtnis funktionieren (z.B, tragen Sie bei dieses Register zu dieser Position im Gedächtnis) kann nur durch den allgemeinen Decoder bearbeitet werden, weil diese Operation an einem Minimum von drei micro-ops verlangt. Ebenfalls werden die einfachen Decoder auf Instruktionen beschränkt, die in einen micro-op übersetzt werden können. Instruktionen, die mehr micro-ops verlangen als vier, werden mit dem Beistand von einer Ablaufsteuerung übersetzt, die den erforderlichen micro-ops über vielfache Uhr-Zyklen erzeugt.

Micro-ops herrschen über das AUSRAUBEN und gehen in eine Reservestation ein, wo sie Absendung zu den Ausführungseinheiten erwarten. In jedem Uhr-Zyklus können bis zu fünf micro-ops zu fünf Ausführungseinheiten entsandt werden. Der Pentium Pro hat zwei Einheiten der ganzen Zahl und eine Schwimmpunkt-Einheit (FPU). Eine der Einheiten der ganzen Zahl teilt dieselben Häfen wie der FPU, und deshalb der Pentium Pro kann nur zwei ganze Zahl micro-ops und einen Schwimmpunkt micro-op pro Zyklus entsenden. Der zwei Einheiten der ganzen Zahl haben nur ein die volle Ergänzung von Funktionen wie ein Barrelschichtarbeiter, Vermehrer und Teiler. Die zweite Einheit der ganzen Zahl, die Pfade mit dem FPU teilt, hat diese Möglichkeiten nicht und wird auf einfache Operationen beschränkt, die beitragen, und die Berechnung von Zweigzieladressen Abstriche machen.

Der FPU führt Schwimmpunkt-Operationen durch. Hinzufügung und Multiplikation sind pipelined und haben eine Latenz von drei und fünf Zyklen beziehungsweise. Abteilung und Quadratwurzel sind nicht pipelined und werden in getrennten Einheiten durchgeführt, die die Häfen des FPU teilen. Abteilung und Quadratwurzel haben eine Latenz von 18-36 und 29-69 Zyklen beziehungsweise. Die kleinste Zahl ist für die einfache Präzision (32 Bit) Schwimmpunkt-Zahlen und das größte für die verlängerte Präzision (80 Bit) Zahlen. Abteilung und Quadratwurzel können gleichzeitig damit funktionieren trägt bei und multipliziert, sie davon abhaltend, nur durchzuführen, wenn das Ergebnis im AUSRAUBEN versorgt werden muss.

Nachdem der Mikroprozessor veröffentlicht wurde, wurde ein Programmfehler in der Schwimmpunkt-Einheit, allgemein genannt den "Pentium Pro und Pentium II FPU Programmfehler" und von Intel als das "Fahne-Erratum" entdeckt. Der Programmfehler kommt unter einigen Verhältnissen während der Schwimmkonvertierung des Punkts zur ganzer Zahl vor, wenn die Schwimmpunkt-Zahl das kleinere Format der ganzen Zahl nicht einbauen wird, den FPU veranlassend, von seinem dokumentierten Verhalten abzugehen. Wie man betrachtet, ist der Programmfehler gering und kommt unter solchen speziellen Verhältnissen vor, dass sehr wenige, falls etwa, Softwareprogramme betroffen werden.

Der Pentium Pro P6 Mikroarchitektur wurde in einer Form oder einem anderen von Intel seit mehr als einem Jahrzehnt verwendet. Die Rohrleitung würde von seinem anfänglichen 150-MHz-Anfang, den ganzen Weg bis zu 1.4 GHz mit dem "Tualatin" Pentium III klettern. Die verschiedenen Charakterzüge des Designs würden danach im abgeleiteten Kern genannt "Banias" in Pentium M und Intel Core (Yonah) weitergehen, der sich selbst zur Kernmikroarchitektur (2 Kernverarbeiter) 2006 und vorwärts entwickeln würde.

Leistung

Die Leistung mit 32-Bit-Code war ausgezeichnet und gut vor älterem Pentiums zurzeit gewöhnlich durch 25-35 %. Jedoch war die 16-Bit-Leistung von Pentium Pro dasselbe als der ursprüngliche Pentium. Es war das zusammen mit dem hohen Preis von Pentium Pro, der den ziemlich glanzlosen Empfang unter PC-Anhängern, in Anbetracht der Überlegenheit zur Zeit des 16-Bit-MS-DOS, 16/32-bit Windows 3.1x, und 32/16-bit Windows 95 verursacht hat (Teile von Windows 95, solcher als USER.exe, waren noch größtenteils 16 Bit). Die vollen Vorteile der P6 Mikroarchitektur von Pentium Pro, ein zu gewinnen, musste einen völlig 32-Bit-OS wie Windows NT 3.51, Unix oder OS/2 führen.

Pro kein Modell von Pentium hat MMX durchgeführt, der Leistung in vielen Multimediaanwendungen reduziert hat.

Im Vergleich zu RISC Mikroprozessoren der Pentium hat Pro, wenn eingeführt, ein bisschen die schnellsten RISC Mikroprozessoren auf der Leistung der ganzen Zahl überboten, als er den SPECint95-Abrisspunkt geführt hat. Schwimmpunkt-Leistung, war Hälfte von einigen RISC Mikroprozessoren bedeutsam niedriger. Die Leistungsleitung der ganzen Zahl von Pentium Pro ist schnell, zuerst eingeholt von MIPS Technologies R10000 im Januar 1996, und dann durch die EV56 Variante von Digital Equipment Corporation des Alphas 21164 verschwunden.

Eine Neuerung im geheimen Lager

Die erkennbarste Hinzufügung des wahrscheinlichen Pentiums Pros war sein L2 geheimes Lager auf dem Paket, das sich von 256 KiB an der Einführung in 1 MiB 1997 erstreckt hat. Zurzeit hat Produktionstechnologie keinem großen L2 geheimen Lager durchführbar erlaubt, in den Verarbeiter-Kern integriert zu werden. Intel hat stattdessen den L2 gelegt sterben (s) getrennt im Paket, das ihm noch erlaubt hat, mit derselben Uhr-Geschwindigkeit wie der Zentraleinheitskern zu laufen. Zusätzlich verschieden von den meisten Hauptplatine-basierten Schemas des geheimen Lagers, die den Hauptsystembus mit der Zentraleinheit geteilt haben, hatte das geheime Lager von Pentium Pro seinen eigenen Hintern-Bus (hat unabhängigen Doppelbus durch Intel genannt). Wegen dessen konnte die Zentraleinheit Hauptgedächtnis und geheimes Lager gleichzeitig lesen, außerordentlich einen traditionellen Engpass reduzierend. Das geheime Lager war auch "blockierungsfrei", bedeutend, dass der Verarbeiter mehr als eine Bitte des geheimen Lagers auf einmal (bis zu 4) ausgeben konnte, Strafen des Fräuleins des geheimen Lagers reduzierend. (Das ist ein Beispiel von MLP, Speicherniveau-Parallelismus.) Diese Eigenschaften haben sich verbunden, um ein L2 geheimes Lager zu erzeugen, das unermesslich schneller war als die Hauptplatine-basierten geheimen Lager von älteren Verarbeitern. Dieses geheime Lager allein hat der Zentraleinheit einen Vorteil in der Leistung des Eingangs/Produktion über ältere x86 Zentraleinheiten gegeben. In Mehrverarbeiter-Konfigurationen hat das einheitliche geheime Lager von Pentium Pro Leistung im Vergleich mit Architekturen sprunghaft ansteigen lassen, die jede Zentraleinheit hatten, die ein zentrales geheimes Lager teilt.

Jedoch ist das viel schneller L2 geheimes Lager wirklich mit einigen Komplikationen gekommen. Das "geheime Lager auf dem Paket von Pentium Pro" Einordnung war einzigartig. Der Verarbeiter und das geheime Lager waren auf dem getrennten stirbt in demselben Paket und verbunden nah durch einen Voll-Gangbus. Die zwei oder drei sterben musste früh im Produktionsprozess zusammengebunden werden, bevor Prüfung möglich war. Das hat bedeutet, dass ein einzelner, winziger Fehler in irgendeinem stirbt, hat es notwendig gemacht, den kompletten Zusammenbau zu verwerfen, der einer der Gründe für den relativ niedrigen Produktionsertrag von Pentium Pro und hohe Kosten war. Alle Versionen des Spans, waren diejenigen mit 1024 KiB teuer, die besonders so sind, seitdem er zwei verlangt hat, stirbt 512 geheimes Lager von KiB, sowie der Verarbeiter sterben.

Verfügbare Modelle

Pentium Pro Uhr-Geschwindigkeiten war 150, 166, 180 oder 200 MHZ mit einem 60 oder 66 MHZ Außenbusuhr. Einige Benutzer haben beschlossen, ihren Pentium Pro Chips mit der 200-MHz-Version überabzustoppen, die häufig an 233 MHz, die 180-MHz-Version häufig wird führt, die an 200 MHz und die 150-MHz-Version häufig wird führt, die an 166 MHz wird führt. Der Span war in [symmetrische Mehrverarbeitung] Konfigurationen, mit dem SMP und Doppelviererkabelserver und den Arbeitsplatz-Einstellungen populär, die gewöhnlich sind.

Im Schema "der Familie/Modells/Tretens" von Intel der Pentium ist Pro Familie 6, Modell 1, und sein Produktcode von Intel ist 80521.

Evolution in der Herstellung

Als Zeit fortgeschritten ist, hat der Prozess gepflegt, den Pentium zu fabrizieren, Pro Verarbeiter stirbt, und sein getrenntes Gedächtnis des geheimen Lagers sterben geändert, zu einer Kombination von in demselben Paket verwendeten Prozessen führend:

Der 133-MHz-Pentium Pro Prototyp-Verarbeiter stirbt, wurde in einem 0.6 µm Prozess von BiCMOS fabriziert.
Der 150-MHz-Pentium Pro Verarbeiter stirbt, wurde in einem 0.50 µm Prozess von BiCMOS fabriziert.
Die 166, 180, und 200-MHz-Pentium Pro Verarbeiter stirbt, wurden in einem 0.35 µm Prozess von BiCMOS fabriziert.
256 KiB L2 geheimes Lager stirbt, wurden in einem 0.50 µm Prozess von BiCMOS fabriziert.
512 und 1024 KiB L2 geheimes Lager stirbt, wurden in einem 0.35 µm Prozess von BiCMOS fabriziert.

Das Verpacken

Der Pentium Pro wird in einem keramischen Mehrspan-Modul (MCM) paketiert. Der MCM enthält zwei Unterseite-Höhlen, in denen der Mikroprozessor sterben und sein dazugehöriges geheimes Lager sterben, wohnen. Das Sterben wird zu einer Hitzenacktschnecke verpfändet, deren ausgestellte Spitze hilft, ermöglicht der Hitze vom Sterben, mehr direkt dem kühl werdenden Apparat wie ein Hitzebecken übertragen zu werden. Das Sterben wird mit dem Paket mit dem herkömmlichen Drahtanschluss verbunden. Die Höhlen werden mit einem keramischen Teller bedeckt. Der Pentium Pro mit 1 MiB des geheimen Lagers verwendet einen plastischen MCM. Statt zwei Höhlen gibt es nur einen, in denen die drei stirbt, wohnen verpfändet zum Paket statt einer Hitzenacktschnecke. Die Höhlen werden mit Epoxydharz ausgefüllt.

Der MCM hat 387 Nadeln, von denen ungefähr Hälfte in einer Nadel-Bratrost-Reihe (PGA) und Hälfte in einer zwischenräumlichen Nadel-Bratrost-Reihe (IPGA) eingeordnet werden. Das Verpacken wurde für die Steckdose 8 entworfen.

Steigungspfade

1998 wurde der 300/333 MHZ Pentium II Schnellgang-Verarbeiter für die Steckdose 8 veröffentlicht. 512 KiB des geheimen Voll-Ganglagers zeigend, wurde es von Intel als eine Störsignal-Steigungsauswahl für Eigentümer des Pentiums Pro Systeme erzeugt. Jedoch hat es nur Zweiwegeglueless-Mehrverarbeitung, nicht vierwegig oder höher unterstützt, der es eine verwendbare Steigung für Viererkabelverarbeiter-Systeme nicht gemacht hat. Diese haben besonders Pentium paketiert II Xeon Verarbeiter wurden verwendet, um ASCI Rot zu befördern, das der erste Computer geworden ist, um das Leistungszeichen von TeraFlop mit dem Pentium Pro Verarbeiter und dann das erste zu erreichen, um 2 TeraFlops nach der Steigung zu Pentium II Xeon Verarbeiter zu übertreffen.

Als Ablagefach sind 1 Hauptplatinen überwiegend geworden, mehrere Hersteller haben slocket Adapter, wie Tyan M2020, Asus C-P6S1, Tekram P6SL1 und der Abit KP6 veröffentlicht. Der slockets hat Pentium Pro Verarbeiter erlaubt, die mit dem Ablagefach 1 Hauptplatinen zu verwenden sind. Intel 440FX chipset ausführlich unterstützt sowohl Pentium Pro als auch Pentium II Verarbeiter, aber Intel 440BX und späteres Ablagefach 1 chipsets hat den Pentium Pro nicht ausführlich unterstützt, so die Steckdose haben 8 slockets breiten Gebrauch nicht gesehen. Slockets — in der Form der Steckdose 370 zum Ablagefach 1 Adapter — haben erneuerte Beliebtheit gesehen, als Intel Steckdose 370 Celeron und Pentium III Verarbeiter eingeführt hat.

Kernspezifizierungen

Pentium Pro

L1 geheimes Lager: 8, 8 KiB (Daten, Instruktionen)
L2 geheimes Lager: 256, 512 KiB (stirbt man), oder 1024 KiB (zwei 512 KiB stirbt), in einem an mit der Zentraleinheit Gang-abgestoppten Mehrspan-Modul

Steckdose: Steckdose 8

Vorderseitenbus: 60 und 66 MHZ
VCore: 3.1-3.3 V
Herstellung: 0.50 µm oder 0.35 BiCMOS
Clockrate: 150, 166, 180, 200 MHz
Die erste Ausgabe: November 1995

Pentium II Schnellgang

L1 geheimes Lager: 16, 16 KiB (Daten + Instruktionen)
L2 geheimes Lager: 512 KiB Außenspan auf dem Zentraleinheitsmodul an mit der Zentraleinheit Gang-abgestoppt

Steckdose: Steckdose 8