Der ursprüngliche Mikroprozessor von Pentium wurde am 22. März 1993 eingeführt. Seine Mikroarchitektur, gehaltener P5, war die fünfte Generation von Intel und der erste Superskalar x86 Mikroarchitektur. Als eine direkte Erweiterung der 80486 Architektur hat es Doppelrohrleitungen der ganzen Zahl, einen schnelleren FPU, breiteren Datenbus, getrennten Code und geheime Datenlager und Eigenschaften für weiter die reduzierte Adressberechnungslatenz eingeschlossen. 1996 wurde der Pentium mit der MMX Technologie (häufig einfach gekennzeichnet als Pentium MMX) mit derselben grundlegenden Mikroarchitektur eingeführt, die mit einem MMX Befehlssatz, größeren geheimen Lagern und einigen anderen Erhöhungen ergänzt ist.

Die P5 Mitbewerber von Pentium haben Motorola 68060 und PowerPC 601 sowie der SPARC, MIPS und die Mikroprozessor-Familien von Alpha eingeschlossen, von denen die meisten auch einen Superskalar um Doppelinstruktionsrohrleitungskonfiguration in einer Zeit verwendet haben.

Der Larrabee Mehrkernarchitektur-Projektgebrauch von Intel ein Verarbeiter-Kern ist auf einen P5 Kern (P54C) zurückzuführen gewesen, der durch die Nebenläufigkeit, 64-Bit-Instruktionen und eine 16-breite Vektor-Verarbeitungseinheit vermehrt ist. Die Niedrigenergiemikroarchitektur von Bonnell von Intel, die in Atom-Verarbeiter-Kernen auch verwendet ist, verwendet um P5 ähnliche Doppelrohrleitung.

Entwicklung

Die P5 Mikroarchitektur wurde von derselben Mannschaft von Santa Clara entworfen, die die 386 und 486 entworfen hat. Designarbeit hat 1989 angefangen; die Mannschaft hat sich dafür entschieden, eine Superskalararchitektur, mit dem geheimen Lager auf dem Span, dem Schwimmpunkt und der Zweigvorhersage zu verwenden. Das einleitende Design wurde zuerst 1990 erfolgreich vorgetäuscht, vom Legen - aus dem Design gefolgt. Zu diesem Zeitpunkt hatte die Mannschaft mehrere Dutzende Ingenieure. Das Design wurde gebunden, oder hat zu Silikon im April 1992 übergewechselt, an dem Punkt-Beta-Prüfung begonnen hat. Durch die Mitte 1992 hatte die P5 Mannschaft 200 Ingenieure. Intel hat zuerst geplant, den P5 im Juni 1992 am Messe-PC Ausstellung zu demonstrieren, und den Verarbeiter im September 1992 formell bekannt zu geben, aber Designprobleme haben die Demo gezwungen, annulliert zu werden, und die offizielle Einführung des Spans wurde bis zum Frühling 1993 verzögert.

John H. Crawford, Hauptarchitekt der ursprünglichen 386, co-managed das Design des P5, zusammen mit Donald Alpert, der die architektonische Mannschaft geführt hat. Dror Avnon hat das Design des FPU geführt. Vinod K. Dham war Generaldirektor der P5 Gruppe.

Hauptverbesserungen über die i486 Mikroarchitektur

• Leistung:
• Superskalararchitektur — Der Pentium hat zwei datapaths (Rohrleitungen), die ihm erlauben, zwei Instruktionen pro Uhr-Zyklus in vielen Fällen zu vollenden. Die Hauptpfeife (U) kann jede Instruktion behandeln, während der andere (V) die allgemeinsten einfachen Instruktionen behandeln kann. Einige RISC Befürworter hatten behauptet, dass der "komplizierte" x86 Befehlssatz wahrscheinlich durch dicht pipelined Mikroarchitektur viel weniger durch ein Doppelrohrleitungsdesign nie durchgeführt würde. Die 486 und der Pentium haben demonstriert, dass das tatsächlich möglich und ausführbar war.
• Äußerlicher 64-Bit-databus verdoppelt den Betrag der Information, die möglich ist, zu lesen oder über jeden Speicherzugang zu schreiben, und erlaubt deshalb dem Pentium, sein geheimes Codelager schneller zu laden, als die 80486; es erlaubt auch schnelleren Zugang und Lagerung von 64 Bit und 80 Bit x87 FPU Daten.
• Die Trennung des Codes und der geheimen Datenlager vermindert den Abruf und die operand Lesen/Schreiben-Konflikte im Vergleich zu den 486. Um Zugriffszeit und Durchführungskosten zu reduzieren, sind sie beide assoziativ statt des einzelnen 4-wegigen geheimen Lagers der 486 2-wegig. Eine zusammenhängende Erhöhung im Pentium ist die Fähigkeit, einen aneinander grenzenden Block vom geheimen Codelager zu lesen, selbst wenn es zwischen zwei Linien des geheimen Lagers (mindestens 17 Bytes im Grenzfall) gespalten wird.
• Viel schneller das Schwimmen der Punkt-Einheit. Einige Instruktionen haben eine enorme Verbesserung, am meisten namentlich FMUL mit bis zu 15mal höherem Durchfluss gezeigt als in den 80486 FPU. Der Pentium ist auch im Stande, FXCH ST (x) Instruktion in der Parallele mit einem Üblichen (arithmetisch oder Last/Laden) FPU Instruktion durchzuführen.
• Vier-Eingänge-Adressaddierer ermöglichen dem Pentium, weiter die Adressberechnungslatenz im Vergleich zu den 80486 zu reduzieren. Der Pentium kann volle Wenden-Weisen mit der Segment-Basis + Grundregister + erklettertes Register + unmittelbarer Ausgleich in einem einzelnen Zyklus berechnen; die 486 haben einen Drei-Eingänge-Adressaddierer nur, und müssen deshalb solche Berechnungen zwischen zwei Zyklen teilen.
• Der Mikrocode kann beide Rohrleitungen verwenden, um zu ermöglichen, zu autowiederholen, dass Instruktionen wie Rips movsw eine Wiederholung jeder Uhr-Zyklus durchführen, während die 80486 drei Uhren pro Wiederholung (und die frühsten X86-Chips bedeutsam mehr gebraucht haben als die 486). Außerdem hilft die Optimierung des Zugangs zu den ersten Mikrocodewörtern während der decodieren Stufen im Lassen mehrere häufige Instruktionen bedeutsam schneller, besonders in ihren den meisten Standardformen, und in typischen Fällen durchführen. Einige Beispiele sind (486Pentium, in Uhr-Zyklen): NENNEN SIE (31), RÖSTEN SIE (52), bewegt sich (2~31), usw./rotieren lässt.
• Ein schnellerer, völlig Hardware-basierter Vermehrer macht Instruktionen wie MUL und IMUL mehrere Male als schnell (und voraussagbarer) als in den 80486; die Ausführungszeit wird von 13~42 Uhr-Zyklen unten zu 10~11 für 32 Bit operands reduziert.
• Virtualized unterbrechen, um virtuelle 8086 Weise zu beschleunigen.
• Andere Eigenschaften:
• Erhöhte Fehlersuchprogramm-Eigenschaften mit der Einführung des Verarbeiter-basierten Fehlersuchprogramm-Hafens (Sieh Verarbeiter von Pentium im Entwickler-Handbuch, Vol 1 Die Fehler beseitigen).
• Erhöht selbst Testeigenschaften wie die L1 Paritätskontrolle des geheimen Lagers (sieh Struktur des Geheimen Lagers im Entwickler-Handbuch, Vol 1).
• Der spätere Pentium MMX hat auch den MMX Befehlssatz, eine grundlegende ganze Zahl SIMD Befehlssatz-Erweiterung hinzugefügt, die für den Gebrauch in Multimediaanwendungen auf den Markt gebracht ist. MMX konnte gleichzeitig mit dem x87 FPU Instruktionen nicht verwendet werden, weil die Register wiederverwendet wurden (um schnelle Zusammenhang-Schalter zu berücksichtigen). Wichtigere Erhöhungen waren die Verdoppelung der Instruktion und Datengrößen des geheimen Lagers und einiger mikroarchitektonischer Änderungen für die bessere Leistung.

Der Pentium wurde entworfen, um mehr als 100 Millionen Instruktionen pro Sekunde (MIPS) durchzuführen, und das 75-MHz-Modell ist im Stande gewesen, 126.5 MIPS in bestimmten Abrisspunkten zu erreichen. Die Architektur von Pentium hat sich normalerweise gerade unter zweimal der Leistung eines 486 Verarbeiters pro Uhr-Zyklus in allgemeinen Abrisspunkten geboten. Die schnellsten 80486 Teile (mit der ein bisschen verbesserten Mikroarchitektur und 100-MHz-Operation) waren fast so stark wie die erste Generation Pentiums, und der AMD Am5x86 war dem Pentium 75 bezüglich der reinen ALU Leistung grob gleich.

Programmfehler und Probleme

Die frühen Versionen von 60-100-MHz-P5 Pentiums hatten ein Problem in der Schwimmpunkt-Einheit, die falsch hinausgelaufen ist (aber voraussagbar) ergibt sich aus einigen Abteilungsoperationen. Dieser Programmfehler, entdeckt 1994 von Professor Thomas Nicely in der Lynchburg Universität, Virginia, ist bekannt als der Pentium FDIV Programmfehler geworden und hat Unbehaglichkeit für Intel verursacht, der ein Austauschprogramm geschaffen hat, um die fehlerhaften Verarbeiter zu ersetzen. Bald später wurde ein Programmfehler entdeckt, der einem böswilligen Programm erlauben konnte, ein System ohne irgendwelche speziellen Vorzüge (der "f00f" Programmfehler) zu zertrümmern; glücklich sind Betriebssysteme im Stande gewesen, workarounds durchzuführen, um Unfälle zu verhindern.

Der 60 und 66 MHZ, den 0.8 µm Versionen der P5 Verarbeiter von Pentium auch (für die Zeit) hoch hatten, heizt Produktion wegen ihres 5V Operation, und war häufig umgangssprachlich als "Kaffee warmers" oder ein ähnlicher Spitzname bekannt. Der P54C verwendet 3.3V und hatte bedeutsam (ungefähr 51 %) niedrigere Macht ziehen (eine quadratische Beziehung). P5 Pentiums hat Steckdose 4 verwendet, während P54C auf der Steckdose 5 vor dem Bewegen zur Steckdose 7 in späteren Revisionen aufgebrochen ist. Ganzer Tischpentiums von P54CS hat vorwärts Steckdose 7 verwendet.

Kerne und steppings

Der Pentium war der primäre Mikroprozessor von Intel für Personalcomputer während der Mitte der 1990er Jahre. Das ursprüngliche Design wurde in neueren Prozessen wiederdurchgeführt, und neue Eigenschaften wurden hinzugefügt, um seine Wettbewerbsfähigkeit aufrechtzuerhalten sowie spezifische Märkte wie tragbare Computer zu richten. Infolgedessen gab es mehrere Varianten der P5 Mikroarchitektur.

P5

Der erste Mikroprozessor-Kern von Pentium wurde "P5" codegenannt. Sein Produktcode war 80501 (80500 für den frühsten steppings). Es gab zwei Versionen, angegeben, um an 60 MHz und 66 MHz beziehungsweise zu funktionieren. Diese erste Durchführung des Pentiums hat eine traditionelle 5-Volt-Macht-Versorgung verwendet (ist von den üblichen TTL Logikvereinbarkeitsvoraussetzungen hinuntergestiegen). Es hat 3.1 Millionen Transistoren enthalten und hat 16.7 Mm durch 17.6 Mm für ein Gebiet von 293.92 Mm gemessen. Es wurde in einem 0.8 µm Prozess von BiCMOS fabriziert. Das 5-Volt-Design ist auf relativ hohen Energieverbrauch für seine Betriebsfrequenz im Vergleich zu den späteren Modellen hinausgelaufen.

P54C

Dem P5 wurde vom P54C (80502) gefolgt; es gab Versionen, die angegeben sind, um an 75, 90, oder 100 MHz mit einer 3.3-Volt-Macht-Versorgung zu funktionieren. Das war der erste Verarbeiter von Pentium, um an 3.3 Volt zu funktionieren, Energieverbrauch reduzierend. Es hat einen inneren Uhr-Vermehrer verwendet, um das innere Schaltsystem an einer höheren Frequenz arbeiten zu lassen, als die Außenadresse und Datenbusse, weil es mehr kompliziert und beschwerlich ist, um die Außenfrequenz wegen physischer Einschränkungen zu vergrößern. Es hat auch Zweiwegemehrverarbeitung erlaubt und hatte neue Macht-Verwaltungseigenschaften sowie auf dem Span vereinbarer mit 8259 Unterbrechungskontrolleur. Es hat 3.3 Millionen Transistoren enthalten und hat 163 Mm gemessen. Es wurde in einem Prozess von BiCMOS fabriziert, der sowohl als 0.5 µm als auch als 0.6 µm erwartete zu sich unterscheidenden Definitionen beschrieben worden ist.

P54CQS

Dem P54C wurde vom P54CQS gefolgt, der an 120 MHz funktioniert hat. Es wurde in einem 0.35 µm Prozess von BiCMOS fabriziert und war der erste kommerzielle in einem 0.35 µm-Prozess zu fabrizierende Mikroprozessor. Seine Transistor-Zählung ist zum P54C und trotz des neueren Prozesses identisch, er hatte einen identischen sterben Gebiet ebenso. Der Span wurde mit dem Paket mit dem Drahtanschluss verbunden, der nur Verbindungen entlang den Rändern des Spans erlaubt. Ein kleinerer Span hätte eine Umgestaltung des Pakets verlangt, weil es eine Grenze auf der Länge der Leitungen gibt und die Ränder des Spans weiter weg von den Polstern auf dem Paket sein würden. Die Lösung war, den Span dieselbe Größe zu halten, den vorhandenen Polster-Ring zu behalten, und nur die Größe des Logikschaltsystemes des Pentiums zu reduzieren, um ihm zu ermöglichen, höhere Uhr-Frequenzen zu erreichen.

P54CS

Dem P54CQS wurde vom P54CS gefolgt, der an 133, 150, 166 und 200 MHZ funktioniert hat. Es hat 3.3 Millionen Transistoren enthalten, hat 90 Mm gemessen und wurde in einem 0.35 µm Prozess von BiCMOS mit vier Niveaus der Verbindung fabriziert.

P24T

P24T OverDrive von Pentium für 486 Systeme wurden 1995 befreit, die auf 3.3V 0.6 µm Versionen mit einer 63 oder 83 MHZ-Uhr basiert haben. Seit diesen verwendete Steckdose 2/3 mussten einige Modifizierungen gemacht werden, den 32-Bit-Datenbus und das langsamere L2 geheime Lager an Bord von 486 Hauptplatinen zu ersetzen. Sie wurden deshalb mit 32 Kilobytes L1 geheimes Lager (doppelt diese von pre-P55C Zentraleinheiten von Pentium) ausgestattet.

P55C

Der P55C (oder 80503) wurde durch das Forschungs-& Entwicklungszentrum von Intel in Haifa, Israel entwickelt. Es wurde als Pentium mit der MMX Technologie verkauft (gewöhnlich gerade hat Pentium MMX genannt); obwohl es auf dem P5 Kern basiert hat, hat es einen neuen Satz von 57 "MMX" Instruktionen gezeigt, die beabsichtigt sind, um Leistung Multimediaaufgaben, wie Verschlüsselung und Entzifferung von Digitalmediadaten zu verbessern. Der Pentium MMX Linie wurde am 22. Oktober 1996 eingeführt.

Die neuen Instruktionen arbeiten an neuen Datentypen: 64 Bit haben Vektoren entweder von acht ganzen 8-Bit-Zahlen, vier ganzen 16-Bit-Zahlen, zwei ganzen 32-Bit-Zahlen oder von einer ganzer 64-Bit-Zahl eingepackt. Also, zum Beispiel fügt der PADDUSB (Gepackt FÜGEN Nicht unterzeichnetes Durchtränktes Byte HINZU), Instruktion zwei Vektoren, jeder hinzu, acht nicht unterzeichnete ganze 8-Bit-Zahlen zusammen, pairwise enthaltend; jede Hinzufügung, die überfließen würde, sättigt, 255, der maximale nicht unterzeichnete Wert tragend, der in einem Byte vertreten werden kann. Diese ziemlich spezialisierten Instruktionen verlangen allgemein, dass das spezielle Codieren durch den Programmierer für sie verwendet wird. Die Leistung des P55C wurde über vorherige Versionen durch eine Verdoppelung des geheimen Zentraleinheitslagers des Niveaus 1 von 16 Kilobytes bis 32 Kilobytes verbessert.

Es hat 4.5 Millionen Transistoren enthalten und hatte ein Gebiet von 140 Mm. Es wurde in 0.28 µm CMOS Prozess mit denselben Metallwürfen fabriziert, wie vorherige 0.35 µm BiCMOS in einer Prozession gehen, so hat Intel es als "0.35 µm" wegen seiner ähnlichen Transistor-Dichte beschrieben. Der Prozess hat vier Niveaus der Verbindung.

Während der P55C mit der allgemeinen Steckdose 7 Hauptplatine-Konfiguration vereinbar ist, unterscheiden sich die Stromspannungsvoraussetzungen, für den Span anzutreiben, von der Standardsteckdose 7 Spezifizierungen. Die meisten Hauptplatinen, die für die Steckdose 7 vor der Errichtung des P55C Standards verfertigt sind, sind mit der für die richtige Operation dieses Spans erforderlichen doppelten Intensität nicht entgegenkommend. Intel hat provisorisch einen Steigungsbastelsatz genannt OverDrive verfertigt, der entworfen wurde, um diesen Mangel an der Planung auf dem Hauptplatine-Schöpfer-Teil zu korrigieren.

Tillamook

MMX Notizbuch-Zentraleinheiten von Pentium haben ein "bewegliches Modul" verwendet, das die Zentraleinheit gehalten hat. Dieses Modul war ein PCB mit der Zentraleinheit, die direkt ihm in einem kleineren Form-Faktor beigefügt ist. Das Modul hat zur Notizbuch-Hauptplatine geschnappt, und normalerweise wurde eine Hitzestreumaschine installiert und hat mit dem Modul Kontakt hergestellt. Jedoch, mit den 0.25 µm Tillamook Beweglicher Pentium MMX (genannt nach einer Stadt in Oregon), hat das Modul auch 430TX chipset zusammen mit dem SRAM 512-Kilobyte-Gedächtnis des geheimen Lagers des Systems gehalten.

Modelle und Varianten

Siehe auch

• Liste von Mikroprozessoren von Intel Pentium
• Zentraleinheitsdesign
• KÜSTE (Geheimes Lager Auf Einem Stock), L2 Module des geheimen Lagers für Pentium
• IA-32 Befehlssatz-Architektur (ISA)
• Pentium vereinbarer Verarbeiter

Mitbewerber

• AMD K5, AMD K6
• Cyrix 6x86
• WinChip C6
• NexGen Nx586
• Anstieg mP6

Links

• CPU-Collection.de - Images von Intel Pentium und Beschreibungen
• Plasmaonline-Intel CPU Identification
• Bilder aller bekannten Chips von Pentium an chipdb.org
• Das Zeitachse-Projekt von Pentium Das Zeitachse-Projekt von Pentium stellt ältesten und jüngsten Span kartografisch dar, der über jeden gemachten s-spec bekannt ist. Daten werden in einer interaktiven Zeitachse gezeigt.

Intel Datasheets

• Pentium (P5)
• Pentium (P54)
• Pentium MMX (P55C)
• Beweglicher Pentium MMX (P55C)
• Beweglicher Pentium MMX (Tillamook)

Intel Manuals

Diese Handbücher stellen wirklich eine Übersicht des Verarbeiters von Pentium und seiner Eigenschaften zur Verfügung:

• Verarbeiter-Familienentwickler-Handbuch von Pentium Verarbeiter von Pentium (Band 1) (Intel Order Number 241428)
• Verarbeiter-Familienentwickler-Handbuch von Pentium [ftp://download.intel.com/design/pentium/manuals/24319101.PDF Band 2: Befehlssatz-Verweisung] (Intel Order Number 243191)
• Verarbeiter-Familienentwickler-Handbuch von Pentium [ftp://download.intel.com/design/pentium/manuals/24143004.pdf Band 3: Architektur und Programmierung des Handbuches] (Intel Order Number 241430)