Statisches Gedächtnis des zufälligen Zugangs (SRAM) ist ein Typ des Halbleiter-Gedächtnisses, wo das statische Wort anzeigt, dass, verschieden vom dynamischen RAM (SCHLUCK), es nicht regelmäßig erfrischt zu werden braucht, weil SRAM bistable sich einklinkendes Schaltsystem verwendet, um jedes Bit zu versorgen. SRAM stellt Datenremanenz aus, aber ist noch im herkömmlichen Sinn flüchtig, dass Daten schließlich verloren werden, wenn das Gedächtnis nicht angetrieben wird.

Design

Jedes Bit in einem SRAM wird auf vier Transistoren versorgt (M1, M2, M3, M4), die zwei quer-verbundene inverters bilden. Dieser Akkumulator hat zwei stabile Zustände, die verwendet werden, um 0 und 1 anzuzeigen. Zwei zusätzliche Zugriffstransistoren dienen, um den Zugang zu einem Akkumulator während des gelesenen zu kontrollieren und Operationen zu schreiben.

Ein typischer SRAM verwendet sechs MOSFETs, um jedes Speicherbit zu versorgen.

Zusätzlich zu solchem 6T SRAM verwenden andere Arten von SRAM Chips 8T, 10T, oder mehr Transistoren pro Bit. Das wird manchmal verwendet, um mehr als einen (gelesen durchzuführen und/oder zu schreiben), Hafen, der in bestimmten Typen des Videogedächtnisses nützlich sein und mit dem mehrgetragenen SRAM Schaltsystem durchgeführte Dateien einschreiben kann.

Allgemein können die weniger Transistoren, die pro Zelle, das kleinere jede Zelle erforderlich sind, sein. Da die Kosten, eine Silikonoblate zu bearbeiten, relativ mit kleineren Zellen befestigt werden und so Verpackung von mehr Bit auf einer Oblate die Kosten pro Bit des Gedächtnisses reduziert.

Speicherzellen, die weniger als 6 Transistoren verwenden, sind möglich - aber solcher 3T oder 1T sind Zellen SCHLUCK, nicht SRAM (sogar der so genannte 1T-SRAM).

Der Zugang zur Zelle wird durch die Wortlinie ermöglicht (WL in der Zahl), der die zwei Zugriffstransistoren M und M kontrolliert, die abwechselnd kontrollieren, ob die Zelle mit den Bit-Linien verbunden werden sollte: und FASS. Sie werden verwendet, um Daten sowohl für gelesenen zu übertragen als auch Operationen zu schreiben. Obwohl es nicht ausschließlich notwendig ist, Zwei-Bit-Linien zu haben, werden sowohl das Signal als auch sein Gegenteil normalerweise zur Verfügung gestellt, um Geräuschränder zu verbessern.

Während gelesener Zugänge werden die Bit-Linien hoch und niedrig durch den inverters in der SRAM Zelle aktiv gesteuert. Das verbessert SRAM Bandbreite im Vergleich zu SCHLUCKEN - in einem SCHLUCK, die Bit-Linie wird mit Lagerungskondensatoren verbunden, und das Anklage-Teilen veranlasst den bitline, aufwärts oder abwärts zu schwingen. Die symmetrische Struktur von SRAMs berücksichtigt auch Differenzialnachrichtenübermittlung, die kleine Spannungsschwankungen leichter feststellbar macht. Ein anderer Unterschied mit dem SCHLUCK, der zum Bilden von SRAM schneller beiträgt, ist, dass kommerzielle Chips alle Adressbit auf einmal akzeptieren. Vergleichsweise ließen Waren-SCHLUCKE die Adresse in zwei Hälften, d. h. höheren Bit gleichzeitig senden, die von niedrigeren Bit über dieselben Paket-Nadeln gefolgt sind, um ihre Größe zu unterdrücken und zu kosten.

Die Größe eines SRAM mit der M Adresslinien und n Datenlinien ist 2 Wörter oder 2 × n Bit.

SRAM Operation

Eine SRAM Zelle hat drei verschiedene Staaten. Es kann sein in: Reserve (ist der Stromkreis müßig), lesend (die Daten ist gebeten worden), und (das Aktualisieren des Inhalts) schreibend. Der SRAM, um in der gelesenen Weise zu funktionieren und Weise zu schreiben, sollte "Lesbarkeit" haben, und "schreiben Stabilität" beziehungsweise. Die drei verschiedenen Staaten arbeiten wie folgt:

• Einsatzbereiter

Wenn die Wortlinie, die Zugriffstransistoren nicht behauptet wird, trennen M und M die Zelle von den Bit-Linien. Die zwei quer-verbundenen inverters, die durch die M gebildet sind - M wird fortsetzen, einander zu verstärken, so lange sie mit der Versorgung verbunden werden.

• Das Lesen

Nehmen Sie an, dass der Inhalt des Gedächtnisses 1 ist, der an Q versorgt ist. Der gelesene Zyklus wird durch die Voraufladung von beiden die Bit-Linien zu logischem 1, dann das Erklären der Wortlinie WL, das Ermöglichen beiden der Zugriffstransistoren angefangen. Der zweite Schritt kommt vor, wenn die Werte, die in Q versorgt sind, und den Bit-Linien durch das Verlassen des FASSES an seinem vorbeladenen Wert und die Entladung durch die M und M zu logischem 0 übertragen werden (d. h. schließlich durch den Transistor M entladend, weil es angemacht wird, weil der Q auf 1 logisch gesetzt wird). Auf der ZWEISEITIGEN Seite, die Transistoren M und M Ziehen die Bit-Linie zu V, logischer 1 (d. h. schließlich durch den Transistor M beladen zu werden, weil es angemacht wird, weil auf 0 logisch gesetzt wird). Wenn der Inhalt des Gedächtnisses 0 wäre, würde das Gegenteil geschehen und würde zu 1 und FASS zu 0 gezogen. Dann erreichen diese FASS und wird einen kleinen Unterschied des Deltas zwischen ihnen und dann diesen Linien haben, einen Leseverstärker, der fühlen wird, welche Linie höhere Stromspannung hat und so erzählen wird, ob es 1 versorgten oder 0 gab. Je höher die Empfindlichkeit des Leseverstärkers, desto schneller die Geschwindigkeit der gelesenen Operation ist.

• Das Schreiben

Der Anfang eines Schreibzyklus beginnt durch die Verwendung des den Bit-Linien zu schreibenden Werts. Wenn wir 0 schreiben möchten, würden wir 0 auf die Bit-Linien anwenden, d. h. zu 1 und FASS zu 0 untergehend. Das ist der Verwendung eines Rücksetzen-Pulses zu einer SR-Klinke ähnlich, die den Flip-Misserfolg veranlasst, Staat zu ändern. 1 wird durch das Umkehren der Werte der Bit-Linien geschrieben. WL wird dann behauptet und der Wert, der versorgt werden soll, wird darin zugeklinkt. Bemerken Sie, dass der Grund das arbeitet, darin besteht, dass die Bit-Linieneingangstreiber entworfen werden, um viel stärker zu sein, als die relativ schwachen Transistoren in der Zelle selbst, so dass sie den vorherigen Staat des quer-verbundenen inverters leicht überreiten können. Der Transistoren in einer SRAM Zelle sorgfältig nach Größen zu ordnen, ist erforderlich, um richtige Operation zu sichern.

Busverhalten

Der RAM mit einer Zugriffszeit von 70 ns wird Produktion gültige Daten innerhalb von 70 ns, als die Adresslinien gültig sind. Aber die Daten werden seit einer halten Zeit ebenso (5-10 ns) bleiben. Erheben Sie sich und fallen Sie Zeiten beeinflussen auch gültigen timeslots mit etwa ~5 ns. Indem man den niedrigeren Teil eines Adressbereichs Bit in der Folge (Seitenzyklus) liest, kann man mit der bedeutsam kürzeren Zugriffszeit (30 ns) lesen.

Anwendungen und Gebrauch

Eigenschaften

SRAM, ist aber schneller und bedeutsam weniger Macht hungrig (besonders müßig) teurer als SCHLUCK. Es wird deshalb verwendet, wo entweder Bandbreite oder niedrige Macht oder beide, Hauptrücksichten sind. SRAM ist auch leichter (Schnittstelle zu) und allgemein aufrichtiger zufälliger Zugang zu kontrollieren, als moderne Typen des SCHLUCKS. Wegen einer komplizierteren inneren Struktur ist SRAM weniger dicht als SCHLUCK und wird deshalb für die hohe Kapazität, preisgünstige Anwendungen wie das Hauptgedächtnis in Personalcomputern nicht verwendet.

Uhr-Rate und Macht

Der Macht-Verbrauch von SRAM ändert sich weit je nachdem, wie oft darauf zugegriffen wird; es kann so mit der Macht hungrig sein wie dynamischer RAM, wenn verwendet, an hohen Frequenzen, und ein ICs kann viele Watt an der vollen Bandbreite verbrauchen. Andererseits zieht statischer RAM, der mit einem etwas langsameren Schritt, solcher als in Anwendungen mit gemäßigt abgestoppten Mikroprozessoren verwendet ist, sehr wenig Macht und kann einen fast unwesentlichen Macht-Verbrauch haben, wenn er müßig - im Gebiet von einigen Mikrowatt sitzt.

Statischer RAM besteht in erster Linie als:

• allgemeine Zweck-Produkte
• mit der asynchronen Schnittstelle, wie die 28 Nadel 32Kx8 Chips (hat gewöhnlich XXC256 genannt), und ähnliche Produkte bis zu 16 Mbit pro Span
• mit der gleichzeitigen Schnittstelle, die gewöhnlich für geheime Lager und andere Anwendungen verwendet ist, die Platzen-Übertragungen, bis zu 18 Mbit (256Kx72) pro Span verlangen
• integriert auf dem Span
• als RAM oder Gedächtnis des geheimen Lagers in Mikrokontrolleuren (gewöhnlich von ungefähr 32 Bytes bis zu 128 Kilobytes)
• als die primären geheimen Lager in starken Mikroprozessoren, wie die x86 Familie und viele andere (von 8 Kilobytes, bis zu mehreren Megabytes)
• die Register und Teile der in einigen Mikroprozessoren verwendeten Zustandmaschinen zu versorgen (sieh Register-Datei)
• auf der Anwendung spezifischer ICs oder ASICs (gewöhnlich in der Ordnung von Kilobytes)
• in FPGAs und CPLDs

Eingebetteter Gebrauch

Viele Kategorien von industriellen und wissenschaftlichen Subsystemen, Automobilelektronik, und ähnlich, enthalten statischen RAM. Ein Betrag (Kilobytes oder weniger) wird auch in praktisch allen modernen Geräten, Spielsachen, usw. dieses Werkzeug eine elektronische Benutzerschnittstelle eingebettet. Mehrere Megabytes können in komplizierten Produkten wie Digitalkameras, Mobiltelefone, Synthesizer usw. verwendet werden.

SRAM in seiner gedoppeltragenen Form wird manchmal für Echtzeitdigitalsignalverarbeitungsstromkreise verwendet.

In Computern

SRAM wird auch in Personalcomputern, Arbeitsplätzen, Routern und Peripheriegerät verwendet: Innere geheime Zentraleinheitslager und Außenplatzen-Weise SRAM geheime Lager, Festplatte-Puffer, Router-Puffer, usw. Flüssigkristallanzeige-Schirme und Drucker verwenden auch normalerweise statischen RAM, um das Image gezeigt zu halten (oder gedruckt zu werden). Kleine SRAM Puffer werden auch in der CDROM Drive und der CDRW Drive gefunden; gewöhnlich sind 256 Kilobytes oder mehr an Pufferspur-Daten gewöhnt, der in Blöcken statt als einzelne Werte übertragen wird. Dasselbe gilt für Kabelmodems und ähnliche mit Computern verbundene Ausrüstung.

Hobbyisten

Hobbyisten, spezifisch homebuilt Verarbeiter-Anhänger, bevorzugen häufig SRAM wegen der Bequemlichkeit des Verbindens. Es ist viel leichter, mit zu arbeiten, als SCHLUCK, wie es gibt, nicht erfrischen Zyklen und die Adresse, und Datenbusse sind direkt zugänglich aber nicht gleichzeitig gesandt. Zusätzlich zu Bussen und Macht-Verbindungen verlangt SRAM gewöhnlich nur drei Steuerungen: Chip Enable (CE), Write Enable (WE) und Output Enable (OE). In gleichzeitigem SRAM wird Uhr (CLK) auch eingeschlossen.

Typen von SRAM

Unvergänglicher SRAM

Unvergängliche SRAMs haben SRAM Standardfunktionalität, aber sie sparen die Daten, wenn die Macht-Versorgung verloren wird, Bewahrung der kritischen Information sichernd. nvSRAMs werden in einer breiten Reihe von Situationen — Netzwerkanschluss, Weltraum, und medizinisch, unter vielen anderen verwendet — wo die Bewahrung von Daten kritisch ist, und wo Batterien unpraktisch sind.

Asynchroner SRAM

Asynchrone SRAM sind von 4 Kilobytes bis 64 Mb verfügbar. Die schnelle Zugriffszeit von SRAM macht asynchronen SRAM passend, weil das Hauptgedächtnis für das kleine geheime Lager weniger Verarbeiter eingebettet hat, die in allem von der Industrieelektronik und den Maß-Systemen zu Festplatten und Netzwerkanschlussausrüstung unter vielen anderen Anwendungen verwendet sind. Sie werden in verschiedenen Anwendungen wie Schalter und Router, IP-Kopfhörer, IC-Prüfer, DSLAM Karten zu Automotive Electronics verwendet.

Durch den Transistor-Typ

• Verbindungspunkt-Transistor von Bipolar (verwendet in TTL und ECL) - sehr schnell, aber verbraucht viel Macht
• MOSFET (verwendet in CMOS) - niedrige Macht und sehr üblich heute

Nach der Funktion

• Asynchron - unabhängig der Uhr-Frequenz; Daten in und Daten werden vom Adressübergang kontrolliert
• Gleichzeitig - werden alle timings durch den Uhr-Rand (Er) begonnen. Adresse, Daten in und andere Kontrollsignale werden mit dem Uhr Signale vereinigt

Durch die Eigenschaft

• ZBT (tritt ZBT für Nullbuswendeplatz ein) - der Wendeplatz ist die Zahl von Uhr-Zyklen, die es bringt, um sich zu ändern, Zugang zum SRAM davon schreiben, um zu lesen, und umgekehrt. Der Wendeplatz für ZBT SRAMs oder die Latenz zwischen gelesenem und Schreibzyklus ist Null.
• syncBurst (syncBurst SRAM oder gleichzeitiges Platzen SRAM) - zeigt gleichzeitiges Platzen schreiben, dass der Zugang zum SRAM, um zuzunehmen, Operation dem SRAM schreibt
• DDR SRAM - Gleichzeitiger, einzelner Lesen/Schreiben-Hafen, verdoppeln Sie Datenrate-Eingabe/Ausgabe
• Viererkabeldatenrate SRAM - Gleichzeitig, getrennt gelesen & schreibt Häfen, vierfache Datenrate-Eingabe/Ausgabe

Durch den Zehensandale-Typ

• Binärer SRAM
• Dreifältiger SRAM

Siehe auch

• SCHLUCK, der auch PSRAM (pseudostatischer RAM) einschließt
• Blitz-Gedächtnis
• Transistor