Dynamisches Gedächtnis des zufälligen Zugangs (DRAM) ist ein Typ des Gedächtnisses des zufälligen Zugangs, das jedes Bit von Daten in einem getrennten Kondensator innerhalb eines einheitlichen Stromkreises versorgt. Der Kondensator kann entweder beladen oder entladen werden; diese zwei Staaten werden genommen, um die zwei Werte ein bisschen zu vertreten, herkömmlich 0 und 1 genannt. Seit der Kondensatorleckstelle-Anklage verwelkt die Information schließlich, wenn die Kondensatoranklage regelmäßig nicht erfrischt wird. Wegen dessen erfrischen Voraussetzung, es ist ein dynamisches Gedächtnis im Vergleich mit SRAM und anderem statischem Speicher.

Das Hauptgedächtnis (der "RAM") in Personalcomputern ist dynamischer RAM (SCHLUCK). Es ist der RAM im Laptop und den Arbeitsplatz-Computern sowie etwas vom RAM von Videospiel-Konsolen.

Der Vorteil des SCHLUCKS ist seine Struktureinfachheit: Nur ein Transistor und ein Kondensator sind pro Bit im Vergleich zu vier oder sechs Transistoren in SRAM erforderlich. Das erlaubt SCHLUCK, sehr hohe Speicherdichten zu erreichen. Verschieden vom Blitz-Gedächtnis ist SCHLUCK flüchtiges Gedächtnis (vgl nichtflüchtiger Speicher), da es seine Daten schnell verliert, wenn Macht entfernt wird. Die Transistoren und verwendeten Kondensatoren sind äußerst klein; Milliarden können auf einem einzelnen Speicherspan passen.

Geschichte

Die cryptanalytic Maschine codegenannt "Wassermann", der am Bletchley Park während des Zweiten Weltkriegs verwendet ist, hat ein festverdrahtetes dynamisches Gedächtnis vereinigt. Lochstreifen wurde gelesen, und die Charaktere darauf "wurden in einem dynamischen Laden nicht vergessen.... Der Laden hat eine große Bank von Kondensatoren verwendet, die entweder beladen wurden oder nicht, ein beladenes Kondensatordarstellen-Kreuz (1) und ein unbeladener Kondensatorpunkt (0). Seitdem die Anklage allmählich weg geleckt hat, wurde ein periodischer Puls auf die Spitze diejenigen angewandt, die noch (folglich der Begriff 'dynamischer') beladen sind".

1964 haben Arnold Farber und Eugene Schlig, für IBM arbeitend, eine festverdrahtete Speicherzelle, mit einem Transistor-Tor und Tunneldiode-Klinke geschaffen. Sie haben die Klinke durch zwei Transistoren und zwei Widerstände, eine Konfiguration ersetzt, die bekannt als die Farber-Schlig Zelle geworden ist.

1965 haben Benjamin Agusta und seine Mannschaft an IBM einen 16-Bit-Silikonspeicherspan geschaffen, der auf der Farber-Schlig Zelle, mit 80 Transistoren, 64 Widerständen und vier Dioden gestützt ist.

1966 wurde SCHLUCK von Dr Robert Dennard an IBM Thomas J erfunden. Forschungszentrum von Watson. Ihm wurde amerikanische offene Nummer 3,387,286 1968 gewährt. Kondensatoren waren für frühere Speicherschemas wie die Trommel des Atanasoff-Beere-Computers, der Tube von Williams und der Tube von Selectron verwendet worden.

Der Toshiba "Toscal" v. Chr. 1411 Taschenrechner, der im November 1966 eingeführt wurde, hat eine Form des dynamischen von getrennten Bestandteilen gebauten RAM verwendet.

1969 hat Honeywell Intel gebeten, einen SCHLUCK mit einer 3-Transistoren-Zelle zu machen, die sie entwickelt hatten. Das ist Intel 1102 (1024x1) Anfang 1970 geworden. Jedoch hatte 1102 viele Probleme, Intel auffordernd, Arbeit an ihrem eigenen verbesserten Design in der Geheimhaltung zu beginnen, um Konflikt mit Honeywell zu vermeiden. Das ist das erste gewerblich verfügbare SCHLUCK-Gedächtnis, Intel 1103 (1024x1) im Oktober 1970 trotz anfänglicher Probleme mit dem niedrigen Ertrag bis zur fünften Revision der Masken geworden. 1103 wurde von Joel Karp entworfen und von Barbara Maness angelegt.

Der erste SCHLUCK mit der gleichzeitig gesandten Reihe und den Säulenadresslinien war der Mostek MK4096 (4096x1) entworfen von Robert Proebsting und hat 1973 eingeführt. Dieses Wenden-Schema, ein radikaler Fortschritt, hat ihm ermöglicht, Pakete mit weniger Nadeln, ein Kostenvorteil einzubauen, der mit jedem Sprung in der Speichergröße gewachsen ist. Der MK4096 hat sich erwiesen, ein sehr robustes Design für Kundenanwendungen zu sein. An der 16K Dichte hat der Kostenvorteil zugenommen; der Mostek MK4116 16K SCHLUCK, eingeführt 1976, hat größer erreicht als 75-%-Welt-SCHLUCK-Marktanteil. Jedoch, als Dichte, die zu 64K am Anfang der 80er Jahre vergrößert ist, wurde Mostek von japanischen SCHLUCK-Herstellern eingeholt, die höhere Qualitäts-SCHLUCKE mit demselben gleichzeitig sendenden Schema an unter den Selbstkostenpreisen verkaufen.

Operationsgrundsatz

SCHLUCK wird gewöhnlich in einer rechteckigen Reihe von Anklage-Akkumulatoren eingeordnet, die aus einem Kondensator bestehen, und der Transistor pro Daten hat gebissen. Die Zahl zum Recht zeigt ein einfaches Beispiel mit 4 durch 4 Zellmatrix. Moderner SCHLUCK matrices ist viele tausend von Zellen in der Höhe und Breite.

Die langen horizontalen Linien, die jede Reihe verbinden, sind als Wortlinien bekannt. Jede Säule von Zellen wird aus zwei Bit-Linien zusammengesetzt, jeder hat zu jedem anderen Akkumulator in der Säule in Verbindung gestanden (die Illustration schließt nach rechts dieses wichtige Detail nicht ein). Sie sind als + und  Bit-Linien allgemein bekannt.

Ein Leseverstärker ist im Wesentlichen ein Paar von quer-verbundenem inverters zwischen den Bit-Linien. Der erste inverter wird mit dem Eingang von + Bit-Linie und Produktion zur  Bit-Linie verbunden. Der Eingang des zweiten inverter ist von der  Bit-Linie mit der Produktion zu + Bit-Linie. Das läuft auf positives Feed-Back hinaus, das sich stabilisiert, nachdem eine Bit-Linie völlig an seiner höchsten Stromspannung ist und die andere Bit-Linie an der niedrigstmöglichen Stromspannung ist.

Operationen, um Daten zu lesen, haben von einem SCHLUCK-Akkumulator gebissen

1. Die Leseverstärker werden getrennt.
2. Die Bit-Linien werden zu genau gleichen Stromspannungen vorbeladen, die niedrige und hohe Zwischenlogikniveaus sind. Die Bit-Linien sind physisch symmetrisch, um die Kapazität gleich zu halten, und deshalb sind die Stromspannungen gleich.
3. Der Voranklage-Stromkreis wird ausgeschaltet. Weil die Bit-Linien relativ lang sind, haben sie genug Kapazität, um die vorbeladene Stromspannung seit einer kurzen Zeit aufrechtzuerhalten. Das ist ein Beispiel der dynamischen Logik.
4. Die Wortlinie der gewünschten Reihe wird dann hoch gesteuert, einen Lagerungskondensator einer Zelle mit seiner Bit-Linie zu verbinden. Das veranlasst den Transistor, zu führen, Anklage zwischen dem Akkumulator und der verbundenen Bit-Linie übertragend. Wenn der Kondensator des Akkumulators entladen wird, wird er die Stromspannung auf der Bit-Linie außerordentlich vermindern, weil die Voranklage verwendet wird, um den Lagerungskondensator zu beladen. Wenn der Akkumulator beladen wird, nimmt die Stromspannung der Bit-Linie nur sehr ein bisschen ab. Das kommt wegen der hohen Kapazität des Akkumulator-Kondensators im Vergleich zur Kapazität der Bit-Linie vor, so dem Akkumulator erlaubend, das Anklage-Niveau auf der Bit-Linie zu bestimmen.
5. Die Leseverstärker werden mit den Bit-Linien verbunden. Positives Feed-Back kommt dann vom quer-verbundenen inverters vor, dadurch den kleinen Stromspannungsunterschied zwischen den geraden und ungeraden Reihe-Bit-Linien einer besonderen Säule verstärkend, bis Ein-Bit-Linie völlig an der niedrigsten Stromspannung ist und der andere an der maximalen Hochspannung ist. Sobald das geschehen ist, ist die Reihe "offen" (die gewünschten Zelldaten ist verfügbar).
6. Alle Akkumulatoren in der offenen Reihe werden gleichzeitig gefühlt, und die Leseverstärker-Produktionen haben sich eingeklinkt. Eine Säulenadresse wählt dann aus, den Klinke gebissen hat, um zum Außendatenbus in Verbindung zu stehen. Liest verschiedener Säulen in derselben Reihe kann ohne eine Reihe-Öffnungsverzögerung durchgeführt werden, weil, für die offene Reihe, alle Daten bereits gefühlt und zugeklinkt worden sind.
7. Während das Lesen von Säulen in einer offenen Reihe vorkommt, fließt Strom unterstützen die Bit-Linien von der Produktion der Leseverstärker und des Wiederladens der Akkumulatoren. Das verstärkt (d. h. "erfrischt") die Anklage im Akkumulator durch die Erhöhung der Stromspannung im Lagerungskondensator, wenn es zunächst, oder durch das Halten davon entladen beladen wurde, wenn es leer war. Bemerken Sie, dass wegen der Länge der Bit-Linien es eine ziemlich lange Fortpflanzungsverzögerung für die zurück dem Kondensator der Zelle zu übertragende Anklage gibt. Das nimmt bedeutende längst vergangene Zeit das Ende der Sinnerweiterung, und überlappt so mit einer oder mehr Säule liest.
8. Wenn getan, mit dem Lesen aller Säulen in der aktuellen offenen Reihe wird die Wortlinie ausgeschaltet, um die Akkumulator-Kondensatoren zu trennen (die Reihe wird "geschlossen") von den Bit-Linien. Der Leseverstärker wird ausgeschaltet, und die Bit-Linien werden wieder vorbeladen.

Dem Gedächtnis zu schreiben

Um Daten zu versorgen, wird eine Reihe geöffnet, und ein Leseverstärker einer gegebenen Säule wird zum gewünschten hohen oder niedrigen Stromspannungsstaat provisorisch gezwungen, so die Bit-Linie veranlassend, den Zelllagerungskondensator zum Sollwert zu beladen oder zu entladen. Wegen der positiven Feed-Back-Konfiguration des Leseverstärkers wird es eine Bit-Linie an der stabilen Stromspannung sogar halten, nachdem die Zwingen-Stromspannung entfernt wird. Während eines Schreibens einer besonderen Zelle werden alle Säulen hintereinander gleichzeitig ebenso während des Lesens so gefühlt, obwohl Akkumulator-Kondensatoranklage der nur einer Einzelspalte geändert wird, wird die komplette Reihe (zurückgeschrieben in), wie illustriert, in der Zahl nach rechts erfrischt.

Erfrischen Sie Rate

Gewöhnlich geben Hersteller an, dass jede Reihe seine Akkumulator-Kondensatoren haben muss, hat alle 64 Millisekunden oder weniger, wie definiert, durch den JEDEC (Fundament erfrischt, um Halbleiter-Standards zu entwickeln), Standard. Erfrischen Sie Logik wird in einem SCHLUCK-Kontrolleur zur Verfügung gestellt, der das periodische automatisiert, erfrischen, der keine Software ist oder andere Hardware sie durchführen muss. Das macht den Logikstromkreis des Kontrolleurs mehr kompliziert, aber dieser Nachteil wird durch die Tatsache überwogen, dass SCHLUCK pro Akkumulator viel preiswerter ist, und weil jeder Akkumulator sehr einfach ist, hat SCHLUCK viel größere Kapazität pro geografisches Gebiet als SRAM.

Einige Systeme erfrischen jede Reihe in einem Ausbruch von Tätigkeit, die mit allen Reihen alle 64 Millisekunden verbunden ist. Andere Systeme erfrischen eine überall im Zwischenraum der 64 Millisekunde auf einmal erschütterte Reihe. Zum Beispiel ein System mit 2 = würden 8192 Reihen verlangen, dass ein gestaffelter Rate einer Reihe alle 7.8 µs erfrischt, der 64 durch 8192 Reihen geteilte Millisekunden ist. Einige Echtzeitsysteme erfrischen einen Teil des Gedächtnisses, das auf einmal durch eine Außenzeitmesser-Funktion bestimmt ist, die die Operation des Rests eines Systems wie der Zwischenraum der vertikalen Austastlücke regelt, der alle 10-20 Millisekunden in der Videoausrüstung vorkommt. Alle Methoden verlangen, dass eine Art Schalter nachgeht, von denen Reihe ist daneben erfrischt werden. Die meisten SCHLUCK-Chips schließen diesen Schalter ein. Ältere Typen verlangen äußerlich erfrischen Logik, um den Schalter zu halten. Unter einigen Bedingungen können die meisten Daten im SCHLUCK wieder erlangt werden, selbst wenn der SCHLUCK seit mehreren Minuten nicht erfrischt worden ist.

Speichertiming

Viele Rahmen sind erforderlich, das Timing der SCHLUCK-Operation völlig zu beschreiben. Hier sind einige Beispiele für zwei Timing-Ränge des asynchronen SCHLUCKS von einer 1998 veröffentlichten Datenplatte:

So ist die allgemein angesetzte Zahl die/RAS Zugriffszeit. Das ist die Zeit, um ein zufälliges Bit von einer vorbeladenen SCHLUCK-Reihe zu lesen. Die Zeit, um zusätzliche Bit von einer offenen Seite zu lesen, ist viel weniger.

Wenn auf solch einen RAM durch die abgestoppte Logik zugegriffen wird, werden die Zeiten allgemein zum nächsten Uhr-Zyklus zusammengetrieben. Zum Beispiel, wenn zugegriffen, durch eine 100-MHz-Zustandmaschine (d. h. eine 10 ns Uhr), kann der 50 ns SCHLUCK das erste durchführen, das in fünf Uhr-Zyklen gelesen ist, und zusätzlich liest innerhalb derselben Seite alle zwei Uhr-Zyklen. Das wurde allgemein als Timing beschrieben, weil Ausbrüche vier innerhalb einer Seite lesen, waren üblich.

Wenn

man gleichzeitiges Gedächtnis beschreibt, wird Timing von durch Bindestriche getrennten Uhr-Zyklus-Zählungen beschrieben. Diese Zahlen vertreten in Vielfachen der SCHLUCK-Uhr-Zykluszeit. Bemerken Sie, dass das Hälfte der Datenübertragungsrate ist, wenn doppelte Datenrate-Nachrichtenübermittlung verwendet wird. JEDEC Standard, der PC3200 Timing mit einer 200-MHz-Uhr, während Prämie-bewertet, hohe Leistung PC3200 DDR SCHLUCK DIMM ist, könnte beim Timing bedient werden.

Die Verbesserung mehr als 11 Jahre ist so nicht bedeutend. Minimale zufällige Zugriffszeit hat sich von t = 50 ns zu, und sogar die Prämie verbessert 20 ns Vielfalt ist im Vergleich zum typischen Fall (~2.22mal besser) nur 2.5mal besser. CAS Latenz hat sich noch weniger, von zu 10 ns verbessert. Jedoch erreicht das DDR3 Gedächtnis wirklich 32mal höhere Bandbreite; wegen inneren pipelining und breiter Datenpfade kann es Produktion zwei Wörter alle 1.25 ns, während der EDO SCHLUCK Produktion ein Wort pro t = 20 ns (50 Mword/s) kann.

Timing von Abkürzungen

Fehlerentdeckung und Korrektur

Die elektrische oder magnetische Einmischung innerhalb eines Computersystems kann ein einzelnes Bit des SCHLUCKS veranlassen, zum entgegengesetzten Staat spontan zu schnipsen. Die Mehrheit von einmaligen ("weichen") Fehlern in SCHLUCK-Chips kommt infolge der Hintergrundradiation, hauptsächlich Neutronen vom kosmischen Strahl secondaries vor, der den Inhalt von einer oder mehr Speicherzellen ändern oder das Schaltsystem stören kann, das an das Lesen/Schreiben sie verwendet ist. Neue Studien zeigen, dass einzelne Ereignis-Umkippen wegen der Höhenstrahlung drastisch mit der Prozess-Geometrie gefallen sind und vorherige Sorgen über zunehmende Bit-Zellfehlerraten grundlos sind.

Dieses Problem kann durch das Verwenden überflüssiger Speicherbit und Speicherkontrolleure gelindert werden, die diese Bit ausnutzen, die gewöhnlich innerhalb von SCHLUCK-Modulen durchgeführt sind. Diese Extrabit werden verwendet, um Gleichheit zu registrieren und fehlenden Daten zu ermöglichen, durch den Fehlerkorrekturcode (ECC) wieder aufgebaut zu werden. Gleichheit erlaubt die Entdeckung aller Fehler des einzelnen Bit (wirklich, jede ungerade Zahl von falschen Bit). Der allgemeinste Fehlerkorrekturcode, ein SECDED Hamming Code, erlaubt einem Fehler des einzelnen Bit, korrigiert zu werden, und, in der üblichen Konfiguration, mit einem Extraparitätsbit, Fehler des doppelten Bit, entdeckt zu werden.

Ein ECC-fähiger Speicherkontrolleur, wie verwendet, in vielen modernen PCs kann normalerweise entdecken und Fehler eines einzelnen Bit pro 64-Bit-"Wort" (die Einheit der Busübertragung) korrigieren, und (aber nicht richtig) Fehler von zwei Bit pro 64-Bit-Wort entdecken. Einige Systeme 'schrubben' auch die Fehler, durch das Schreiben der korrigierten Version zurück dem Gedächtnis. Der BIOS in einigen Computern und die Betriebssysteme wie Linux, erlauben, entdeckter und korrigierter Speicherfehler zu zählen; das erlaubt Identifizierung und Ersatz des Mangels Speichermodulen.

Neue Tests geben weit unterschiedliche Fehlerraten mit mehr als 7 Größenordnungsunterschied, im Intervall von, ungefähr ein Bit Fehler pro Stunde pro Gigabyte des Gedächtnisses zu Ein-Bit-Fehler pro Jahrhundert pro Gigabyte des Gedächtnisses.

Das Verpacken

Aus Wirtschaftsgründen bestehen die großen (wichtigen) Erinnerungen, die in Personalcomputern, Arbeitsplätzen und nichttragbaren Spielkonsolen (wie PlayStation und Xbox) normalerweise gefunden sind, aus dem dynamischen RAM (SCHLUCK). Andere Teile des Computers, wie Erinnerungen des geheimen Lagers und Datenpuffer in Festplatten, verwenden normalerweise statischen RAM (SRAM).

Allgemeine SCHLUCK-Formate

Dynamisches zufälliges Zugriffsgedächtnis wird als integrierte Stromkreise (ICs) erzeugt, der verpfändet und in Plastikpakete mit Metallnadeln für die Verbindung bestiegen ist, um Signale und Busse zu kontrollieren. Im frühen Gebrauch-Person-SCHLUCK wurden ICs gewöhnlich entweder direkt zur Hauptplatine oder auf ISA Vergrößerungskarten installiert; später wurden sie in Mehrspan-Einfügefunktionsmodule (DIMMs, SIMMs, usw.) versammelt. Einige Standardmodul-Typen sind:

• SCHLUCK-Span (Integrierter Stromkreis oder IC)
• Doppelreihenpaket (DIP)
• SCHLUCK (Gedächtnis) Module
• Single In-line Pin Package (SIPP)
• Single In-line Memory Module (SIMM)
• Dual In-line Memory Module (DIMM)
• Rambus In-line Memory Module (RIMM), technisch DIMMs, aber genannt RIMMs wegen ihres Eigentumsablagefaches.
• Kleiner Umriss DIMM (SO-DIMM), ungefähr Hälfte der Größe von regelmäßigem DIMMs, wird größtenteils in Notizbüchern, kleinen Fußabdruck-PCs (wie Mini-ITX-Hauptplatinen), ausbaufähige Bürodrucker und Netzwerkanschlusshardware wie Router verwendet. Kommt in Versionen mit:

32

• 72-Nadeln-Bit)
• 144-Nadeln-(64 Bit), die für SDRAM verwendet sind
• 200-Nadeln-(72 Bit), die für DDR SDRAM und DDR2 SDRAM verwendet sind
• 204-Nadeln-(64 Bit), die für DDR3 SDRAM verwendet sind
• Kleiner Umriss RIMM (SO-RIMM). Kleinere Version des RIMM, der in Laptops verwendet ist. Technisch SO-DIMMS, aber genannt SO-RIMMS wegen ihres Eigentumsablagefaches.
• Aufgeschobert gegen nichtaufgeschoberte RAM-Module
• Aufgeschoberte RAM-Module enthalten zwei oder mehr RAM-Chips aufgeschobert aufeinander. Das erlaubt großen Modulen, mit preiswerteren niedrigen Dichte-Oblaten verfertigt zu werden. Aufgeschoberte Span-Module ziehen mehr Macht und neigen dazu, heißer zu laufen, als nichtaufgeschoberte Module. Aufgeschoberte Module können mit dem älteren TSOP oder dem neueren BGA Stil IC Chips gebaut werden.

Allgemeine SCHLUCK-Module

Allgemeine SCHLUCK-Pakete, wie illustriert, nach rechts, von oben bis unten:

1. TAUCHEN SIE 16-Nadeln-(SCHLUCK-Span, gewöhnlich vorschneller Seitenweise-SCHLUCK (FPRAM)) EIN
2. SIPP 30-Nadeln-(gewöhnlich FPRAM)
3. SIMM 30-Nadeln-(gewöhnlich FPRAM)
4. 72-Nadeln-SIMM (häufig erweiterte Daten ist SCHLUCK (EDO SCHLUCK), aber FPRAM ziemlich üblich)
5. DIMM 168-Nadeln-(SDRAM)
6. DIMM 184-Nadeln-(DDR SDRAM)
7. RIMM 184-Nadeln-(RDRAM) nicht geschilderter
8. DIMM 240-Nadeln-(DDR2 SDRAM und DDR3 SDRAM) nicht geschilderter

Versionen

Während die grundsätzliche SCHLUCK-Zelle und Reihe dieselbe grundlegende Struktur (und Leistung) viele Jahre lang aufrechterhalten haben, hat es viele verschiedene Schnittstellen gegeben, um mit SCHLUCK-Chips zu kommunizieren. Wenn man über "SCHLUCK-Typen" spricht, bezieht man sich allgemein auf die Schnittstelle, die verwendet wird.

Asynchroner SCHLUCK

Das ist die grundlegende Form, von der alles andere abstammen. Ein asynchroner SCHLUCK-Span hat Macht-Verbindungen, eine Zahl von Adresseingängen (normalerweise 12), und einige (normalerweise ein oder vier) bidirektionale Datenlinien. Es gibt vier aktiv-niedrige Kontrollsignale:

• /RAS, der Reihe-Adressröhrenblitz. Die Adresseingänge werden am fallenden Rand von/RAS gewonnen, und wählen eine Reihe aus, um sich zu öffnen. Die Reihe wird offen nicht weniger als/RAS gehalten ist niedrig.
• /CAS, der Säulenadressröhrenblitz. Die Adresseingänge werden am fallenden Rand von/CAS gewonnen, und wählen eine Säule von der zurzeit offenen Reihe aus, um zu lesen oder zu schreiben.
• /WE, Schreiben Sie Ermöglichen. Dieses Signal bestimmt, ob ein gegebener fallender Rand von/CAS ein gelesener ist (wenn hoch) oder schreiben Sie (wenn niedrig). Wenn niedrig die Dateneingänge auch am fallenden Rand von/CAS gewonnen werden.
• /OE, Produktion Ermöglichen. Das ist ein zusätzliches Signal, dass die Steuerungsproduktion zur Dateneingabe/Ausgabe befestigt. Die Datennadeln werden durch den SCHLUCK-Span gesteuert, wenn/RAS und/CAS niedrig sind, / sind WIR hoch, und/OE ist niedrig. In vielen Anwendungen kann/OE niedrig sein festgeschaltet (Produktion hat immer ermöglicht), aber es kann nützlich sein, wenn das Anschließen vielfachen Gedächtnisses in Parallele beisteuert.

Diese Schnittstelle stellt direkte Kontrolle des inneren Timings zur Verfügung. Wenn/RAS niedrig gesteuert wird, muss ein/CAS Zyklus nicht versucht werden, bis die Leseverstärker den Speicherstaat gefühlt haben, und/RAS hoch nicht zurückgegeben werden muss, bis die Akkumulatoren erfrischt worden sind. Wenn/RAS hoch gesteuert wird, muss es hoch lang genug gehalten werden, um vorzustürmen, um zu vollenden.

Obwohl der RAM asynchron ist, werden die Signale normalerweise von einem abgestoppten Speicherkontrolleur erzeugt, der ihr Timing auf Vielfachen des Uhr-Zyklus des Kontrolleurs beschränkt.

RAS Only Refresh (ROR)

Klassischer asynchroner SCHLUCK wird durch die Öffnung jeder Reihe der Reihe nach erfrischt.

Die erfrischen Zyklen werden über das komplette verteilt erfrischen Zwischenraum auf solche Art und Weise, dass alle Reihen innerhalb des erforderlichen Zwischenraums erfrischt werden. Um eine Reihe der Speicherreihe mit/RAS zu erfrischen, Erfrischen Nur, die folgenden Schritte müssen vorkommen:

1. Die Reihe-Adresse der zu erfrischenden Reihe muss an den Adresseingangsnadeln angewandt werden.
2. /RAS muss von hoch bis niedrig umschalten./CAS muss hoch bleiben.
3. Am Ende der erforderlichen Zeitdauer muss/RAS hoch zurückkehren.

Das kann durch die Versorgung einer Reihe-Adresse und das Pulsieren/RAS niedrig getan werden; es ist nicht notwendig, irgendwelche/CAS Zyklen durchzuführen. Ein Außenschalter ist erforderlich, um über die Reihe-Adressen der Reihe nach zu wiederholen.

CAS vor RAS erfrischen (CBR)

Für die Bequemlichkeit wurde der Schalter in RAM-Chips selbst schnell vereinigt. Wenn die/CAS Linie niedrig vorher/RAS (normalerweise eine unzulässige Operation) gesteuert wird, dann ignoriert der SCHLUCK die Adresseingänge und verwendet einen inneren Schalter, um die Reihe auszuwählen, um sich zu öffnen. Das ist bekannt, weil/CAS-before-/RAS (CBR) erfrischen.

Das ist die Standardform dessen geworden erfrischen für den asynchronen SCHLUCK, und ist die einzige mit SDRAM allgemein verwendete Form.

Verborgen erfrischen

Unterstützt CAS-before-RAS erfrischen, es ist zu deassert/RAS möglich, während man/CAS niedrig hält, Datenproduktion aufrechtzuerhalten. Wenn/RAS dann wieder behauptet wird, leistet das ein CBR erfrischen Zyklus, während die SCHLUCK-Produktionen gültig bleiben. Weil Datenproduktion nicht unterbrochen wird, ist das bekannt, weil "verborgen erfrischen".

Video-SCHLUCK (VRAM)

VRAM ist eine gedoppeltragene Variante des SCHLUCKS, der einmal allgemein verwendet wurde, um den Rahmenpuffer in einigen Grafikadaptern zu versorgen.

Fenster-SCHLUCK (WRAM)

WRAM ist eine Variante von VRAM, der einmal in Grafikadaptern wie Matrox Millenium und ATI 3D-Wut Pro verwendet wurde. WRAM wurde entworfen, um besser zu leisten und weniger zu kosten, als VRAM. WRAM hat um bis zu 25 % größere Bandbreite angeboten als VRAM und hat allgemein verwendete grafische Operationen wie Textzeichnung beschleunigt, und Block füllt sich.

Schneller Seitenweise-SCHLUCK (FPM SCHLUCK)

Schneller Seitenweise-SCHLUCK wird auch FPM SCHLUCK, FPRAM, Weise-SCHLUCK von Page, Schnelles Seitenweise-Gedächtnis oder Weise-Gedächtnis von Page genannt.

In der Seitenweise kann eine Reihe des SCHLUCKS "offen" durch das Halten/RAS niedrig behalten werden, während das vielfache Durchführen liest oder mit getrennten Pulsen von/CAS schreibt, so dass aufeinander folgend liest oder innerhalb der Reihe schreibt, ertragen die Verzögerung der Voranklage und des Zugreifens auf die Reihe nicht. Das vergrößert die Leistung des Systems, wenn es liest oder Ausbrüche von Daten schreibt.

Statische Säule ist eine Variante der Seitenweise, in der die Säulenadresse strobed in, aber eher nicht zu sein braucht, können die Adresseingänge mit/CAS gehalten niedrig geändert werden, und die Datenproduktion wird entsprechend ein paar Nanosekunden später aktualisiert.

Nagen-Weise ist eine andere Variante, in der auf vier folgende Positionen innerhalb der Reihe mit vier Konsekutivpulsen von/CAS zugegriffen werden kann. Der Unterschied zur normalen Seitenweise ist, dass die Adresseingänge für das zweite durch die vierten/CAS Ränder nicht verwendet werden; sie werden innerlich erzeugt, mit der für den ersten/CAS Rand gelieferten Adresse anfangend.

Verlängerte Daten SCHLUCK (EDO SCHLUCK)

EDO SCHLUCK, manchmal gekennzeichnet als Hyper Page Mode hat SCHLUCK ermöglicht, ist dem Schnellen SCHLUCK von Page Mode mit der zusätzlichen Eigenschaft ähnlich, dass ein neuer Zugriffszyklus angefangen werden kann, während man die Datenproduktion des vorherigen Zyklus aktiv hält. Das erlaubt einen bestimmten Betrag des Übergreifens in der Operation (pipelining), etwas verbesserte Leistung erlaubend. Es war um 5 % schneller als FPM SCHLUCK, den es begonnen hat, 1995 zu ersetzen, als Intel 430FX chipset eingeführt hat, hat das EDO SCHLUCK unterstützt.

Um genau zu sein, beginnt EDO SCHLUCK Datenproduktion am fallenden Rand von/CAS, aber hört die Produktion nicht auf, wenn sich/CAS wieder erhebt. Es hält die Produktion gültig (so das Verlängern der Datenproduktionszeit), bis entweder/RAS deasserted oder ein neuer/CAS ist, wählt fallender Rand eine verschiedene Säulenadresse aus.

Einzelner Zyklus EDO ist in der Lage, eine ganze Speichertransaktion in einem Uhr-Zyklus auszuführen. Sonst nimmt jeder folgende RAM-Zugang innerhalb derselben Seite zwei Uhr-Zyklen statt drei, sobald die Seite ausgewählt worden ist. Die Leistung und Fähigkeiten von EDO haben ihm erlaubt, die dann langsamen L2 geheimen Lager von PCs etwas zu ersetzen. Es hat eine Gelegenheit geschaffen, den riesigen Leistungsverlust zu reduzieren, der mit einem Mangel am L2 geheimen Lager vereinigt ist, während er Systeme macht, preiswerter, um zu bauen. Das war auch für Notizbücher wegen Schwierigkeiten mit ihrem beschränkten Form-Faktor und Batterielebensbeschränkungen gut. Ein EDO System mit dem L2 geheimen Lager war greifbar schneller als die ältere FPM/L2 Kombination.

Einzelner Zyklus EDO SCHLUCK ist sehr populär auf Videokarten zum Ende der 1990er Jahre geworden. Es wurde sehr niedrig gekostet, noch fast so für die Leistung effizient wie der viel kostspieligere VRAM.

Viel Ausrüstung, die 72-Nadeln-SIMMs nimmt, konnte entweder FPM oder EDO verwenden. Probleme waren möglich, als besonders sie FPM und EDO gemischt haben. Frühe Drucker von Hewlett Packard hatten FPM RAM, der darin gebaut ist; einige, aber nicht alle, Modelle, haben wenn zusätzlich, EDO SIMMs gearbeitet wurden hinzugefügt.

Platzen EDO SCHLUCK (BEDO SCHLUCK)

Eine Evolution des EDO SCHLUCKS, Platzen EDO SCHLUCK, konnte vier Speicheradressen in einem Platzen, für ein Maximum dessen bearbeiten, das Sparen zusätzlicher drei Uhren hat optimal EDO Gedächtnis entworfen. Es wurde durch das Hinzufügen eines Adresszählers auf dem Span getan, um die folgende Adresse nachzugehen. BEDO hat auch eine pipelined Bühne hinzugefügt, die Seitenzugang-Zyklus erlaubt, in zwei Bestandteile geteilt zu werden. Während einer speichergelesenen Operation hat der erste Bestandteil auf die Daten von der Speicherreihe bis die Produktionsbühne (die zweite Klinke) zugegriffen. Der zweite Bestandteil hat den Datenbus aus dieser Klinke am passenden Logikniveau vertrieben. Seit den Daten ist bereits in der Produktion schnellere Pufferzugriffszeit wird (bis zu 50 % für große Datenblocks) erreicht als mit traditionellem EDO.

Obwohl BEDO DRAM zusätzliche Optimierung über EDO gezeigt hat, als es verfügbar war, hatte der Markt eine bedeutende Investition zu gleichzeitigem DRAM oder SDRAM http://www.tomshardware.com/1998/10/24/ram_guide/page7.html gemacht. Wenn auch BEDO RAM als SDRAM in mancher Hinsicht vorgesetzt war, hat die letzte Technologie schnell BEDO versetzt.

Mehrbank-SCHLUCK (MDRAM)

Mehrbank-SCHLUCK wendet sich an die durchschießende Technik wegen des Hauptgedächtnisses zum Gedächtnis des geheimen Lagers des zweiten Niveaus, um eine preiswertere und schnellere Alternative zu SRAM zur Verfügung zu stellen. Der Span spaltet seine Speicherkapazität in kleine Blöcke dessen und erlaubt Operationen zwei verschiedenen Banken in einem einzelnen Uhr-Zyklus.

Dieses Gedächtnis wurde in erster Linie in grafischen Karten mit Laboratorien von Tseng ET6x00 chipsets verwendet, und wurde von MoSys gemacht. Ausschüsse, die auf diesem chipset häufig gestützt sind, haben die ungewöhnliche RAM-Größe-Konfiguration infolge der Fähigkeit von MDRAM verwendet, in verschiedenen Größen leichter durchgeführt zu werden. Diese Größe der erlaubten 24-Bit-Farbe an einer Entschlossenheit 1024×768, eine sehr populäre Anzeige, die in der Zeit der Karte untergeht.

Gleichzeitiger Grafik-RAM (SGRAM)

SGRAM ist eine Spezialform von SDRAM für Grafikadapter. Es fügt hinzu, dass Funktionen wie Bit-Maskierung (einem angegebenen Bit-Flugzeug schreibend, ohne andere zu betreffen), und Block (Füllung eines Blocks des Gedächtnisses mit einer einzelnen Farbe) schreiben. Verschieden von VRAM und WRAM wird SGRAM einzeln getragen. Jedoch kann es sich um zwei Speicherseiten sofort öffnen, der die Doppelhafen-Natur anderer VRAM Technologien vortäuscht.

Gleichzeitiger dynamischer RAM (SDRAM)

SDRAM revidiert bedeutsam die asynchrone Speicherschnittstelle, eine Uhr (und eine Uhr hinzufügend, ermöglichen) Linie. Alle anderen Signale werden am steigenden Rand der Uhr erhalten.

Der/RAS und die/CAS-Eingänge handeln nicht mehr als Röhrenblitze, aber sind statt dessen zusammen mit / WIR, ein Teil eines 3-Bit-Befehls:

Die Funktion der/OE Linie wird zu einem "DQM"-Signal pro Byte erweitert, das Dateneingang kontrolliert (schreibt) zusätzlich zur Datenproduktion (liest). Das erlaubt SCHLUCK-Chips, breiter zu sein, als 8 Bit, während das stille Unterstützen der Byte-Körnung schreibt.

Viele Timing-Rahmen bleiben unter der Kontrolle des SCHLUCK-Kontrolleurs. Zum Beispiel muss eine minimale Zeit zwischen einer Reihe vergehen, die wird aktiviert und einem gelesenen, oder Befehl schreiben. Ein wichtiger Parameter muss in den SDRAM Span selbst, nämlich die CAS Latenz programmiert werden. Das ist die Zahl von Uhr-Zyklen hat innere Operationen zwischen einem gelesenen Befehl und dem ersten Datenwort berücksichtigt, das auf dem Datenbus erscheint. Der "Lademodus Register" Befehl wird verwendet, um diesen Wert dem SDRAM Span zu übertragen. Andere konfigurierbare Rahmen schließen die Länge von gelesenen ein und schreiben Brüche, d. h. die Zahl von Wörtern, die pro gelesenen übertragen sind, oder schreiben Befehl.

Die bedeutendste Änderung und der primäre Grund, dass SDRAM asynchronen RAM verdrängt hat, sind die Unterstützung für vielfache innere Banken innerhalb des SCHLUCK-Spans. Das Verwenden einiger Bit der "Bank richtet", die jeden Befehl begleiten, kann eine zweite Bank aktiviert werden und beginnen, Daten zu lesen, während ein gelesener von der ersten Bank im Gange ist. Durch Wechselbanken kann ein SDRAM Gerät den Datenbus unaufhörlich beschäftigt in einer Weise halten, wie asynchroner SCHLUCK nicht kann.

Einzelne Datenrate (SDR)

Einzelne Datenrate SDRAM (manchmal bekannt als SDR) ist eine gleichzeitige Form des SCHLUCKS.

Doppelte Datenrate (DDR)

Doppelte Datenrate SDRAM (DDR) war eine spätere Entwicklung von SDRAM, der im PC-Gedächtnis verwendet ist, das 2000 beginnt. Nachfolgende Versionen werden folgend (DDR2, DDR3, usw.) numeriert. DDR SDRAM führt innerlich Zugänge der doppelten Breite an der Uhr-Rate durch, und verwendet eine doppelte Datenrate-Schnittstelle, um eine Hälfte an jedem Uhr-Rand zu übertragen. DDR2 und DDR3 haben diesen Faktor zu 4× und 8× vergrößert, beziehungsweise 4-Wörter- und 8-Wörter-Brüchen mehr als 2 und 4 Uhr-Zyklen beziehungsweise liefernd. Die innere Zugriffsrate ist größtenteils unverändert (200 Millionen pro Sekunde für DDR-400, DDR2-800 und DDR3-1600 Gedächtnis), aber jeder Zugang überträgt mehr Daten.

Direkter Rambus SCHLUCK (DRDRAM)

Direkter RAMBUS SCHLUCK (DRDRAM) wurde von Rambus entwickelt.

Pseudostatischer RAM (PSRAM)

PSRAM oder PSDRAM sind dynamischer RAM mit dem eingebauten erfrischen und Adresskontrolle-Schaltsystem, um es sich ähnlich zum statischen RAM (SRAM) benehmen zu lassen. Es verbindet die hohe Speicherdichte des SCHLUCKS mit der Bequemlichkeit des Gebrauches von wahrem SRAM. PSRAM (gemacht von Numonyx) wird im Apfel-iPhone und den anderen eingebetteten Systemen verwendet.

Einige SCHLUCK-Bestandteile haben "selbsterfrischen Weise". Während das viel von derselben Logik einschließt, die für die pseudostatische Operation erforderlich ist, ist diese Weise häufig zu einem Standby gleichwertig. Es wird in erster Linie zur Verfügung gestellt, um einem System zu erlauben, Operation seines SCHLUCK-Kontrolleurs aufzuheben, um Macht zu sparen, ohne im SCHLUCK versorgte Daten zu verlieren, Operation ohne einen getrennten SCHLUCK-Kontrolleur nicht zu erlauben, wie mit PSRAM der Fall ist.

Eine eingebettete Variante von PSRAM wird von MoSys unter dem Namen 1T-SRAM verkauft. Es ist technisch SCHLUCK, aber benimmt sich viel wie SRAM. Es wird in Konsolen von Nintendo Gamecube und Wii verwendet.

Reduzierter Latenz-SCHLUCK (RLDRAM)

Reduzierter Latenz-SCHLUCK ist eine hohe doppelte Datenleistungsrate (DDR) SDRAM, der schnellen, zufälligen Zugang mit der hohen Bandbreite verbindet, die hauptsächlich beabsichtigt ist, um Anwendungen zu vernetzen und zu verstecken.

1T SCHLUCK

Verschieden von allen anderen Varianten, die in dieser Abteilung dieses Artikels, 1T beschrieben sind, ist SCHLUCK eine verschiedene Weise, die grundlegende SCHLUCK-Bit-Zelle zu bauen. 1T ist SCHLUCK ein "Capacitorless"-Bit-Zelldesign, das Daten im parasitischen Körperkondensator versorgt, der ein innewohnender Teil von Transistoren des Silikons auf dem Isolator (SOI) ist. Betrachtet als ein Ärger im Logikdesign, diese Schwimmkörperwirkung kann für die Datenlagerung verwendet werden. Obwohl erfrischen Sie, ist noch erforderlich, liest sind nichtzerstörend; die versorgte Anklage verursacht eine feststellbare Verschiebung in der Schwellenstromspannung des Transistors.

Es gibt mehrere Typen 1T SCHLUCK-Erinnerungen: der kommerzialisierte Z-RAM von Innovativem Silikon, der TTRAM von Renesas und der A-RAM vom UGR/CNRS Konsortium. Schnellere Versionen 1T SCHLUCK werden manchmal 1T-SRAM genannt.

Der klassische one-transistor/one-capacitor (1T/1C) SCHLUCK-Zelle wird auch manchmal "1T SCHLUCK" genannt.

Sicherheit

Obwohl dynamisches Gedächtnis nur angegeben und versichert wird, seinen Inhalt, wenn geliefert, mit der Macht zu behalten, und jeden erfrischt hat, behalten die Speicherzellkondensatoren häufig ihre Werte für den bedeutsam längeren besonders bei niedrigen Temperaturen. Unter einigen Bedingungen können die meisten Daten im SCHLUCK wieder erlangt werden, selbst wenn er seit mehreren Minuten nicht erfrischt worden ist.

Dieses Eigentum kann verwendet werden, um Sicherheit zu überlisten und Daten wieder zu erlangen, die im Gedächtnis versorgt sind und angenommen sind, an der Abschaltung zerstört zu werden, indem sie den Computer schnell neu gestartet wird und den Inhalt des RAM, oder durch das Abkühlen der Chips und das Übertragen von ihnen einem verschiedenen Computer abgeladen wird. Solch ein Angriff wurde demonstriert, um populäre Plattenverschlüsselungssysteme, wie die offene Quelle TrueCrypt, die Verschlüsselung der BitLocker Drive des Microsofts und FileVault des Apfels zu überlisten. Dieser Typ des Angriffs gegen einen Computer wird häufig einen kalten Stiefelangriff genannt.

Siehe auch

• SCHLUCK-Preis, der befestigt
• DIMM
• Blitz-Gedächtnis
• Verbesserndes Kondensatorgedächtnis
• Statisches zufälliges Zugriffsgedächtnis (SRAM)

Liste der Gerät-Bandbreite

• Speichergeometrie

Links

• Modernes SCHLUCK-Gedächtnis haben Systems:Performance Analyse und eine hohe Leistung, Macht-gezwungener SCHLUCK-Terminplanungsalgorithmus - Doktordoktorarbeit durch David Tawei Wang, sehr gut geschrieben und über Diskussion darüber ausführlich berichtet, wie SCHLUCK arbeitet.
• SCHLUCK-Dichte und Geschwindigkeitstendenzen haben einige interessante historische Tendenz-Karten der SCHLUCK-Dichte und Geschwindigkeit von 1980.
• Zurück zu Grundlagen — Gedächtnis, Teil 3
• Vorteile von Chipkill-richtigem ECC für den PC-Server Hauptgedächtnis — Eine 1997-Diskussion der SDRAM Zuverlässigkeit — etwas interessante Information über "weiche Fehler" von kosmischen Strahlen, besonders in Bezug auf Fehlerkorrekturcode-Schemas
• Tezzaron Halbleiter Weiche Fehlerliteraturrezension des Weißbuches 1994 von Speicherfehlerrate-Maßen.
• Der Einfluss der weichen Fehler auf Systemzuverlässigkeit — Ritesh Mastipuram und Edwin C Wee, Zypresse-Halbleiter, 2004
• Schuppen- und Technologieprobleme für den Weichen Fehler Schätzen Einen Johnston — 4. Jährliche Forschungskonferenz für die Zuverlässigkeit Universität von Stanford, Oktober 2000 Ab
• Herausforderungen und zukünftige Richtungen für das Schuppen des dynamischen Gedächtnisses des zufälligen Zugangs (DRAM) — J. A. Mandelman, R. H. Dennard, G. B. Bronner, J. K. DeBrosse, R. Divakaruni, Y. Li und C. J. Radens, IBM 2002
• Ars Technica: RAM-Führer
• Vielseitige SCHLUCK-Schnittstelle für die 6502 Zentraleinheit
• Ein Detaillieren der aktuellen SCHLUCK-Technologie.
• Der Toshiba "Toscal" v. Chr. 1411 Tischrechenmaschine — Ein früher Taschenrechner, der eine Form des dynamischen von getrennten Bestandteilen gebauten RAM verwendet.
• Der 3D-RAM von Mitsubishi Und SCHLUCK des Geheimen Lagers vereinigen hohe Leistung, SRAM geheimes Lager an Bord
• Mehrfachanschluss-SCHLUCK des geheimen Lagers — Abgeordneter-RAM
• Wie man SCHLUCK-Installationsführer für Tisch- und Laptops installiert.
• http://www.cs.toronto.edu/~bianca/papers/sigmetrics09.pdf - SCHLUCK-Fehler in freier Wildbahn: Eine groß angelegte Feldstudie.
• Womit jeder Programmierer über das Gedächtnis durch Ulrich Drepper wissen sollte, der fortgesetzt ist: Geheime Zentraleinheitslager, Virtuelles Gedächtnis, NUMA Systeme, Was Programmierer - Optimierung des geheimen Lagers tun können, Was Programmierer tun können - haben Optimierungen, Speicherleistungswerkzeuge, Zukünftige Technologien mehreingefädelt