Halbleiter-Gerät-Herstellung ist der Prozess, der verwendet ist, um die einheitlichen Stromkreise zu schaffen, die in täglichen elektrischen und elektronischen Geräten da sind. Es ist eine Folge des vielfachen Schritts von photolithographischen und chemischen in einer Prozession gehenden Schritten, während deren elektronische Stromkreise auf einer aus dem reinen Halbleiten-Material gemachten Oblate allmählich geschaffen werden. Silikon wird fast immer verwendet, aber verschiedene zusammengesetzte Halbleiter werden für Spezialanwendungen verwendet.

Das komplette Fertigungsverfahren, vom Anfang bis paketierte zur Sendung bereite Chips, nimmt sechs bis acht Wochen und wird in hoch spezialisierten Möglichkeiten durchgeführt, die auf als fabs verwiesen sind.

Geschichte

Als Eigenschaft-Breiten viel größer waren als ungefähr 10 Mikrometer, war Reinheit nicht das Problem, dass es heute in der Gerät-Herstellung ist. Da Geräte mehr integriert haben, ist cleanrooms noch sauberer geworden. Heute werden die fabs mit gefilterter Luft unter Druck gesetzt, um sogar die kleinsten Partikeln zu entfernen, die kommen konnten, um auf den Oblaten zu ruhen und zu Defekten beizutragen. Die Arbeiter in einer Halbleiter-Herstellungsmöglichkeit sind erforderlich, Cleanroom-Klagen zu tragen, um die Geräte vor der menschlichen Verunreinigung zu schützen.

Um Gewinne zu vergrößern, hat sich Halbleiter-Gerät-Herstellung von Texas und Kalifornien in den 1960er Jahren zum Rest der Welt, wie Europa, der Nahe Osten und Asien ausgebreitet. Es ist ein globales Geschäft heute.

Die Haupthalbleiter-Hersteller haben normalerweise Möglichkeiten überall auf der Welt. Intel, der größte Hersteller in der Welt, hat Möglichkeiten in Europa und Asien sowie den Vereinigten Staaten. Andere Spitzenhersteller schließen Taiwan Semiconductor Manufacturing Company (Taiwan), ein

STMicroelectronics (Europa), Analoggeräte (die Vereinigten Staaten), Einheitliche Gerät-Technologie (die Vereinigten Staaten), Atmel (die Vereinigten Staaten/Europa), Freescale Halbleiter (die Vereinigten Staaten), Samsung (Korea), Instrumente von Texas (die Vereinigten Staaten), IBM (die Vereinigten Staaten), GlobalFoundries (Deutschland, Singapur, das zukünftige New York fab im Aufbau), Toshiba (Japan), NEC Electronics (Japan), Infineon (Europa, die Vereinigten Staaten, Asien), Renesas (Japan), Fujitsu (Japan/Vereinigte Staaten), NXP Halbleiter (Europa und die Vereinigten Staaten), Mikron-Technologie (die Vereinigten Staaten), Hynix (Korea) und SMIC (China).

Oblaten

Eine typische Oblate wird aus äußerst reinem Silikon gemacht, das in monokristallene zylindrische Barren (boules) bis zu 300 Mm (ein bisschen weniger als 12 Zoll) im Durchmesser das Verwenden des Prozesses von Czochralski angebaut wird. Diese Barren werden dann in ungefähr 0.75 Mm dicke Oblaten aufgeschnitten und poliert, um eine sehr regelmäßige und flache Oberfläche zu erhalten.

Sobald die Oblaten bereit sind, sind viele Prozess-Schritte notwendig, um integrierten Stromkreis des gewünschten Halbleiters zu erzeugen. Im Allgemeinen können die Schritte in zwei Hauptteile gruppiert werden:

• Vorderende der Linie (FEOL), das in einer Prozession geht
• Zurückende der Linie (BEOL), das in einer Prozession geht

Verarbeitung

In der Halbleiter-Gerät-Herstellung fallen die verschiedenen in einer Prozession gehenden Schritte in vier allgemeine Kategorien: Absetzung, Eliminierung, das Mustern und die Modifizierung von elektrischen Eigenschaften.

• Absetzung ist jeder Prozess, der anbaut, anstreicht, oder sonst ein Material auf die Oblate überträgt. Verfügbare Technologien bestehen aus der physischen Dampf-Absetzung (PVD), chemischen Dampf-Absetzung (CVD), elektrochemische Absetzung (ECD), molekulares Balken-Kristallwachstum (MBE) und mehr kürzlich, Atomschicht-Absetzung (ALD) unter anderen.
• Eliminierungsprozesse sind irgendwelcher, die Material von der Oblate entweder in großen Mengen oder auswählend entfernen und in erster Linie daraus bestehen, ätzen Prozesse, entweder das nasse Ätzen oder trockene Ätzen. Chemisch-mechanischer planarization (CMP) ist auch ein zwischen Niveaus verwendeter Eliminierungsprozess.
• Das Mustern bedeckt die Reihe von Prozessen, die gestalten oder die vorhandene Gestalt der abgelegten Materialien verändern und allgemein Steindruckverfahren genannt wird. Zum Beispiel, im herkömmlichen Steindruckverfahren, wird die Oblate mit einer Chemikalie genannt ein Photowiderstehen angestrichen. Das Photowiderstehen wird durch einen Schritt-, eine Maschine ausgestellt, die einstellt, ausrichtet, und die Maske bewegt, ausgesuchte Teile der Oblate zum kurzen Wellenlänge-Licht ausstellend. Die unbelichteten Gebiete werden durch eine Entwickler-Lösung abgewaschen. Nach dem Ätzen oder der anderen Verarbeitung photowidersetzen sich die restlichen wird durch Plasma ashing entfernt.
• Die Modifizierung von elektrischen Eigenschaften hat daraus historisch bestanden, Transistor-Quellen zu lackieren, und fließt ursprünglich durch Verbreitungsbrennöfen und später durch die Ion-Implantation ab. Diesen Doping-Prozessen wird vom Brennofen gefolgt glühen aus oder in fortgeschrittenen Geräten durch den schnell thermisch glühen aus (RTA), die dienen, um den implanted dopants zu aktivieren. Die Modifizierung von elektrischen Eigenschaften streckt sich jetzt auch bis zu die Verminderung der dielektrischen Konstante in niedrigen-k Dämmstoffen über die Aussetzung vom ultravioletten Licht in UV aus, der (UVP) bearbeitet.

Moderne Chips haben bis zu elf Metallniveaus, die in mehr als 300 sequenced in einer Prozession gehende Schritte erzeugt sind.

Verarbeitung des Vorderendes der Linie (FEOL)

FEOL Verarbeitung bezieht sich auf die Bildung der Transistoren direkt im Silikon. Die rohe Oblate wird durch das Wachstum einer ultrareinen, eigentlich Silikonschicht ohne Defekt durch das Kristallwachstum konstruiert. In den fortgeschrittensten Logikgeräten, vor dem Silikonkristallwachstum-Schritt, werden Tricks durchgeführt, um die Leistung der zu bauenden Transistoren zu verbessern. Eine Methode schließt das Einführen eines sich spannenden Schritts ein, worin eine Silikonvariante wie Silikongermanium (SiGe) abgelegt wird. Sobald das epitaxiale Silikon abgelegt wird, wird das Kristallgitter gestreckt etwas, auf verbesserte elektronische Beweglichkeit hinauslaufend. Eine andere Methode, genannt Silikon auf der Isolator-Technologie schließt die Einfügung einer Isolieren-Schicht zwischen der rohen Silikonoblate und der dünnen Schicht des nachfolgenden Silikonkristallwachstums ein. Diese Methode läuft auf die Entwicklung von Transistoren mit reduzierten parasitischen Effekten hinaus.

Tor-Oxyd und implants

Von

Vorderende-Oberflächentechnik wird gefolgt: Das Wachstum des Tor-Dielektrikums, traditionell Silikondioxyd (SiO), das Mustern des Tors, Mustern der Quelle und dräniert Gebiete, und nachfolgende Implantation oder Verbreitung von dopants, um die gewünschten elektrischen Ergänzungseigenschaften zu erhalten. In Geräten des dynamischen zufälligen Zugriffsgedächtnisses (DRAM) werden Lagerungskondensatoren auch in dieser Zeit fabriziert, die normalerweise über dem Zugriffstransistor aufgeschobert ist (sie durchführend, weil Gräben geätzt tief in die Silikonoberfläche eine Technik waren, die vom jetzt verstorbenen SCHLUCK-Hersteller Qimonda entwickelt ist).

Verarbeitung des Zurückendes der Linie (BEOL)

Metallschichten

Sobald die verschiedenen Halbleiter-Geräte geschaffen worden sind, müssen sie miteinander verbunden werden, um die gewünschten elektrischen Stromkreise zu bilden. Das kommt in einer Reihe von Oblate-Verarbeitungsschritten vor, die insgesamt auf als BEOL verwiesen sind (um mit dem Zurückende der Span-Herstellung nicht verwirrt zu sein, die sich auf das Verpacken und die Prüfung von Stufen bezieht). BEOL Verarbeitung ist mit Schaffen-Metall miteinander verbunden werdende Leitungen verbunden, die durch dielektrische Schichten isoliert werden. Der Dämmstoff war traditionell eine Form von SiO oder einem Silikat-Glas, aber kürzlich neue niedrige dielektrische unveränderliche Materialien werden verwendet. Diese Dielektriken nehmen jetzt die Form von SiOC an und haben dielektrische Konstanten ungefähr 2.7 (im Vergleich zu 3.9 für SiO), obwohl Materialien mit Konstanten mindestens 2.2 chipmakers angeboten werden.

Verbindung

Historisch haben die Metallleitungen aus Aluminium bestanden. In dieser Annäherung an die Verdrahtung häufig genannten abziehenden Aluminiums werden generelle Filme von Aluminium zuerst abgelegt, gestaltet, und dann geätzt, isolierte Leitungen verlassend. Dielektrisches Material wird dann über die ausgestellten Leitungen abgelegt. Die verschiedenen Metallschichten werden durch das Ätzen von Löchern, genannt vias, im Dämmstoff und das Niederlegen des Wolframs in ihnen mit einer CVD Technik miteinander verbunden. Diese Annäherung wird noch in der Herstellung von vielen Speicherchips wie dynamisches zufälliges Zugriffsgedächtnis (DRAM) verwendet, weil die Zahl von Verbindungsniveaus, zurzeit nicht mehr als vier klein ist.

Mehr kürzlich, weil die Zahl von Verbindungsniveaus für die Logik wegen der Vielzahl von Transistoren wesentlich zugenommen hat, die jetzt in einem modernen Mikroprozessor miteinander verbunden werden, ist die Timing-Verzögerung in der Verdrahtung bedeutende Aufforderung einer Änderung in der Verdrahtung des Materials von Aluminium bis Kupfer und von den Silikondioxyden bis neueres niedriges-K Material geworden. Diese Leistungserhöhung kommt auch an reduzierten Kosten über das Damaszener Muster, das in einer Prozession geht, der in einer Prozession gehende Schritte beseitigt. Weil die Zahl von Verbindungsniveau-Zunahmen, planarization der vorherigen Schichten erforderlich ist, eine flache Oberfläche vor dem nachfolgenden Steindruckverfahren zu sichern. Ohne es würden die Niveaus zunehmend gekrümmt werden und sich außerhalb der Tiefe des Fokus des verfügbaren Steindruckverfahrens ausstrecken, die Fähigkeit störend, zu gestalten. CMP (chemischer mechanischer planarization) ist die primäre in einer Prozession gehende Methode, solchen planarization zu erreichen, obwohl trocken, ätzen zurück wird noch manchmal verwendet, wenn die Zahl von Verbindungsniveaus nicht mehr als drei ist.

Oblate-Test

Die hoch in Fortsetzungen veröffentlichte Natur der Oblate-Verarbeitung hat die Nachfrage nach der Metrologie zwischen den verschiedenen in einer Prozession gehenden Schritten vergrößert. Oblate-Testmetrologie-Ausrüstung wird verwendet, um nachzuprüfen, dass die Oblaten durch vorherige in einer Prozession gehende Schritte herauf bis die Prüfung nicht beschädigt worden sind. Wenn die Zahl dessen - die einheitlichen Stromkreise stirbt, die schließlich Chips - geätzt auf einer Oblate werden werden, überschreitet eine Misserfolg-Schwelle (d. h. zu viele haben gescheitert stirbt auf einer Oblate), die Oblate wird ausrangiert, anstatt in die weitere Verarbeitung zu investieren.

Gerät-Test

Sobald der Vorderende-Prozess vollendet worden ist, werden die Halbleiter-Geräte einer Vielfalt von elektrischen Tests unterworfen, um zu bestimmen, ob sie richtig fungieren. Das Verhältnis von Geräten auf der Oblate, die gefunden ist, richtig zu leisten, wird den Ertrag genannt.

Der fab prüft die Chips auf der Oblate mit einem elektronischen Prüfer, der winzige Untersuchungen gegen den Span drückt. Die Maschine kennzeichnet jeden schlechten Span mit einem Fall des Färbemittels. Zurzeit ist elektronische Färbemittel-Markierung möglich, wenn Oblate-Testdaten in eine Hauptcomputerdatenbank geloggt werden und Chips "binned" (d. h. sortiert in virtuelle Behälter) gemäß vorher bestimmten Testgrenzen sind. Die resultierenden binning Daten können grafisch dargestellt, oder auf einer Oblate-Karte geloggt werden, um Produktionsdefekte zu verfolgen und schlechte Chips zu kennzeichnen. Diese Karte kann auch während des Oblate-Zusammenbaues und Verpackens verwendet werden.

Chips werden auch wieder geprüft nach dem Verpacken, weil die Band-Leitungen, oder analoge Leistung vermisst werden können, kann durch das Paket verändert werden. Das wird "Endtest" genannt.

Gewöhnlich stürmt der fab für die Testzeit mit Preisen in der Ordnung von Cents pro Sekunde. Testzeiten ändern sich von einigen Millisekunden bis ein paar Sekunden, und die Testsoftware wird für die reduzierte Testzeit optimiert. Vielfacher Span (Mehrseite) Prüfung ist auch möglich, da viele Prüfer die Mittel haben, am meisten oder alle Tests in der Parallele zu leisten.

Chips werden häufig mit "Testbarkeitseigenschaften" wie Ansehen-Ketten und "eingebauter Selbsttest" zur Geschwindigkeitsprüfung entworfen, und reduzieren Testkosten. In bestimmten Designs, die Spezialanalogon fab Prozesse verwenden, werden Oblaten auch während des Tests laserzurechtgemacht, um dicht verteilte Widerstand-Werte, wie angegeben, durch das Design zu erreichen.

Gute Designs versuchen, Ecken zu prüfen und statistisch zu führen: Extreme des durch die Betriebstemperatur verursachten Silikonverhaltens haben mit den Extremen von fab in einer Prozession gehende Schritte verbunden. Die meisten Designs werden mit mehr als 64 Ecken fertig.

Sterben Sie Vorbereitung

Einmal geprüft wird eine Oblate normalerweise in der Dicke reduziert

bevor die Oblate eingekerbt und dann eingebrochen wird, stirbt Person - das Oblate-Würfeln.

Nur die guten, nicht markierten Chips setzen fort, paketiert zu werden.

Das Verpacken

Das plastische oder keramische Verpacken ist mit dem Besteigen des Sterbens, Anschließen die sterben Polster zu den Nadeln auf dem Paket und das Siegeln des Sterbens verbunden. Winzige Leitungen werden verwendet, um Polster mit den Nadeln zu verbinden. In den alten Tagen wurden Leitungen mit der Hand beigefügt, aber jetzt führen speziell angefertigte Maschinen die Aufgabe durch. Traditionell waren die Leitungen zu den Chips Gold-, zu einem "Leitungsrahmen" (ausgesprochen "leed Rahmen") Kupfer führend, das mit dem Lot, einer Mischung von Dose und Leitung gepanzert worden war. Leitung ist giftig, so werden bleifreie "Leitungsrahmen" jetzt durch ROHS beauftragt.

Paket der Span-Skala (CSP) ist eine andere Verpackungstechnologie. Ein Plastikdoppelreihenpaket, wie die meisten Pakete, ist oft größer, als die wirklichen verborgen innen sterben, wohingegen CSP Chips fast die Größe des Sterbens sind. CSP kann für jeden gebaut werden sterben, bevor die Oblate gewürfelt wird.

Die paketierten Chips werden wieder getestet, um sicherzustellen, dass sie während des Verpackens nicht beschädigt wurden, und dass die zur Nadel sterben Verbindungsoperation richtig durchgeführt wurde. Ein Laser ätzt den Namen des Spans und Zahlen auf dem Paket.

Liste von Schritten

Das ist eine Liste von in einer Prozession gehenden Techniken, die zahlreiche Zeiten mit einem modernen elektronischen Gerät verwendet werden und keine spezifische Ordnung notwendigerweise einbeziehen.

• Oblate, die in einer Prozession geht
• Nass reinigt
• Fotolithographie
• Ion-Implantation (in dem dopants in den Oblate-Schaffen-Gebieten von vergrößerten eingebettet (oder vermindert werden) Leitvermögen)
• Das trockene Ätzen
• Das nasse Ätzen
• Plasma ashing
• Thermalbehandlungen
• Schnell thermisch glühen aus
• Brennofen glüht aus
• Thermaloxydation
• Chemische Dampf-Absetzung (CVD)
• Physische Dampf-Absetzung (PVD)
• Molekulares Balken-Kristallwachstum (MBE)
• Elektrochemische Absetzung (ECD). Sieh Galvanik
• Chemisch-mechanischer planarization (CMP)
• Oblate-Prüfung (wo die elektrische Leistung nachgeprüft wird)
• Oblate backgrinding (um die Dicke der Oblate so zu reduzieren, kann der resultierende Span in ein dünnes Gerät wie ein smartcard oder PCMCIA Karte gestellt werden.)
• Sterben Sie Vorbereitung
• Oblate, die steigt
• Sterben Sie, schneidend
• IC, der paketiert
• Sterben Sie Verhaftung
• IC, der verpfändet
• Drahtanschluss
• Thermosonic, der verpfändet
• Flip-Span
• Oblate, verpfändend
• Etikett, verpfändend
• IC encapsulation
• Das Backen
• Überzug
• Lasermarking
• Ordentlich und Form
• IC, der prüft

Gefahrstoffe

Viele toxische Materialien werden im Herstellungsprozess verwendet. Diese schließen ein:

• giftiger elementarer dopants wie Arsen, Antimon und Phosphor
• giftige Zusammensetzungen wie arsine, phosphine und silane
• hoch reaktive Flüssigkeiten, wie Wasserstoffperoxid, rauchende Stickstoffsäure, Schwefelsäure und hydrofluoric Säure

Es ist lebenswichtig, dass Arbeiter nicht zu diesen gefährlichen Substanzen direkt ausgestellt werden. Der hohe Grad der in der IC Herstellungsindustrie üblichen Automation hilft, die Gefahren der Aussetzung dieser Sorte zu reduzieren. Die meisten Herstellungsmöglichkeiten verwenden Auspuffverwaltungssysteme, wie nasser scrubbers, combustors, geheizte Absorber-Patronen usw., um die Gefahr Arbeitern und auch der Umgebung zu kontrollieren, wenn diese toxischen Materialien in die Atmosphäre veröffentlicht werden.

Siehe auch

Zusammenhang (und Geschichte)

• Elektronische Designautomation
• Gießerei (Elektronik)
• Informationstechnologie
• Internationaler Technologiefahrplan für Halbleiter
• Halbleiter-Verdichtung
• Liste von Halbleiter-Herstellungswerken

Oblaten

• Mikroherstellung
• Semiconductor Equipment and Materials International (HALB-) - die Halbleiter-Industriehandelsvereinigung

Einheitliches Stromkreis-Design

• Eingebauter Selbsttest
• Design für den Test
• Diagnostik an Bord
• Eingebaute Testausrüstung
• CAD
• Stromkreis-Design
• Hardware-Beschreibungssprache
• VHDL
• Computersimulation
• GEWÜRZ
• GDS II
• OASE (offener Gestaltungsarbeit-Systemaustausch-Standard)

Die Verarbeitung (und Ausrüstung)

• Laminar überfluten Kabinette

Oblate-Test

• Ätzgrube-Dichte

Sterben Sie Test

Eingebauter Selbsttest

Sterben Sie Vorbereitung

• Passivierung

Das Verpacken

• Oberflächengestell-Technologie

Gefahrstoffe

• Gesundheitsrisikos in Halbleiter Produktionsberufe

Weiterführende Literatur

• , Abschnitt 14.2.

Außenverbindungen

• Halbleiter-Wörterverzeichnis
• Zwei Wachstumstechniken für monokristallenes Silikon, Czochralski gegen die Zone der Hin- und Herbewegung