Die 8086 (hat auch iAPX86 genannt), sind ein 16-Bit-Mikroprozessor-Span, der von Intel zwischen Anfang 1976 und Mitte 1978 entworfen ist, als es veröffentlicht wurde. Die 8086 haben die x86 Architektur der zukünftigen Verarbeiter von Intel verursacht. Intel 8088, befreit 1979, war ein ein bisschen modifizierter Span mit einem Außen-8-Bit-Datenbus (den Gebrauch von preiswerteren und weniger unterstützenden Logikchips erlaubend), und ist als der in ursprünglichem IBM PC verwendete Verarbeiter bemerkenswert.

Geschichte

Hintergrund

1972 hat Intel die 8008, den ersten 8-Bit-Mikroprozessor gestartet. Es hat einen Befehlssatz durchgeführt, der von der Vereinigung von Datapoint mit programmierbaren CRT Terminals im Sinn entworfen ist, die sich auch erwiesen haben, ziemlich allgemeiner Zweck zu sein. Das Gerät hat mehrere zusätzliche ICs gebraucht, um einen funktionellen Computer teilweise wegen seines kleinen 18-Nadeln-"Speicherpakets" zu erzeugen, das den Gebrauch eines getrennten Adressbusses ausgeschlossen hat (Intel war in erster Linie ein SCHLUCK-Hersteller zurzeit).

Zwei Jahre später, 1974, hat Intel die 8080 gestartet, die neuen DIL 40-Nadeln-Pakete verwendend, die ursprünglich für die Rechenmaschine ICs entwickelt sind, um einen getrennten Adressbus zu ermöglichen. Es hatte einen verlängerten Befehlssatz, der Quelle - (nicht binär-) vereinbar mit den 8008 war und auch ungefähr 16 Bit Instruktionen eingeschlossen hat, Programmierung leichter zu machen. Das 8080 Gerät, das häufig als der erste aufrichtig nützliche Mikroprozessor beschrieben ist, wurde schließlich durch die Erschöpfungslast gestützt 8085 (1977) ersetzt, der mit einer Single 5V Macht-Versorgung statt der drei verschiedenen Betriebsstromspannungen von früheren Chips fertig werden konnte. Andere weithin bekannte 8-Bit-Mikroprozessoren, die während dieser Jahre erschienen sind, waren Motorola 6800 (1974), Allgemeines Instrument PIC16X (1975), MOS Technologie 6502 (1975), Zilog Z80 (1976), und Motorola 6809 (1978).

Das erste x86 Design

Das 8086 Projekt hat im Mai 1976 angefangen und war als ein vorläufiger Ersatz für den ehrgeizigen und verzögerten iAPX 432 Projekt ursprünglich beabsichtigt. Es war ein Versuch, Aufmerksamkeit vom weniger verzögerten 16 und 32 Bit-Verarbeiter anderer Hersteller (wie Motorola, Zilog und Nationaler Halbleiter) zu lenken und zur gleichen Zeit der Bedrohung von Zilog Z80 entgegenzutreten (entworfen von ehemaligen Angestellten von Intel), der sehr erfolgreich geworden ist. Sowohl die Architektur als auch der physische Span wurden deshalb eher schnell von einer kleinen Gruppe von Leuten und dem Verwenden derselben grundlegenden Mikroarchitektur-Elemente und physischer für die ein bisschen älteren 8085 so verwendeter Durchführungstechniken entwickelt (und für den die 8086 auch fungieren würden wie eine Verlängerung).

Auf den Markt gebracht als vereinbare Quelle wurden die 8086 entworfen, so dass die Zusammenbau-Sprache für die 8008, 8080, oder 8085 in den gleichwertigen (suboptimalen) 8086 Quellcode mit wenig oder keinem Handredigieren automatisch umgewandelt werden konnte. Das Programmiermodell und der Befehlssatz wurden auf den 8080 (lose) gestützt, um das möglich zu machen. Jedoch wurde das 8086 Design ausgebreitet, um volle 16-Bit-Verarbeitung statt der ziemlich grundlegenden 16-Bit-Fähigkeiten zum 8080/8085 zu unterstützen.

Neue Arten von Instruktionen wurden ebenso hinzugefügt; die volle Unterstützung für unterzeichnete ganze Zahlen, base+offset das Wenden und Selbstwiederholen von Operationen war mit dem Z80 Design verwandt, aber wurde alles ein bisschen allgemeiner in den 8086 gemacht. Instruktionen, die direkt verschachtelte Sprachen der Algol-Familie wie Pascal und PL/M unterstützen, wurden auch hinzugefügt. Gemäß dem hauptsächlichen Architekten Stephen P. Morse war das ein Ergebnis von mehr Software zentrische Annäherung als im Design von früheren Verarbeitern von Intel (die Entwerfer hatten Erfahrung, die mit Bearbeiter-Durchführungen arbeitet). Andere Erhöhungen haben mikrocodiert eingeschlossen multiplizieren und teilen Instruktionen und eine Busstruktur, die besser an zukünftige Coprozessoren (solcher als 8087 und 8089) und Mehrverarbeiter-Systeme angepasst ist.

Die erste Revision des Befehlssatzes und der hohen Architektur war nach ungefähr drei Monaten bereit, und weil fast keine CAD-Werkzeuge verwendet wurden, arbeiteten vier Ingenieure und 12 Lay-Out-Menschen gleichzeitig am Span. Die 8086 haben wenig mehr als zwei Jahre von der Idee genommen, Produkt zu arbeiten, das ziemlich schnell für ein kompliziertes Design in 1976-1978 betrachtet wurde.

Die 8086 waren sequenced das Verwenden einer Mischung der zufälligen Logik und des Mikrocodes und wurden mit der Erschöpfungslast nMOS Schaltsystem mit etwa 20,000 aktiven Transistoren (das 29,000 Zählen des ganzen ROMs und PLA Seiten) durchgeführt. Es wurde bald zu einem neuen raffinierten nMOS Fertigungsverfahren genannt HMOS bewegt (für die Hohe Leistung MOS), den Intel ursprünglich entwickelt hat, um schneller statischer RAM-Produkte zu verfertigen. Dem wurde von HMOS-II gefolgt, HMOS-III Versionen, und, schließlich, eine völlig statische CMOS Version für batterieangetriebene Geräte, haben Verwenden-CHMOS-Prozesse von Intel verfertigt. Der ursprüngliche Span hat 33 Mm ² gemessen, und minimale Eigenschaft-Größe war 3.2 μm.

Die Architektur wurde von Stephen P. Morse mit etwas Hilfe und Hilfe von Bruce Ravenel (der Architekt der 8087) in der Raffinierung der Endrevisionen definiert. Logikentwerfer Jim McKevitt und John Bayliss waren die Leitungsingenieure der Entwicklungsmannschaft des Hardware-Niveaus und William Pohlman der Betriebsleiter für das Projekt. Das Vermächtnis der 8086 dauert im Grundbefehl-Satz von heutigen Personalcomputern und Servern an; die 8086 haben auch seine letzten zwei Ziffern zu später verlängerten Versionen des Designs, wie Intel 286 und Intel 386 geliehen, von denen alle schließlich bekannt als die x86 Familie geworden sind. (Eine andere Verweisung ist, dass der PCI Verkäufer-Personalausweis für Geräte von Intel 8086 ist.)

Details

| -|| -

|The 8086 Register

| }\

Busse und Operation

Alle inneren Register, sowie innere und äußerliche Datenbusse, waren 16 Bit breit, fest den "16-Bit-Mikroprozessor" Identität der 8086 gründend. Ein 20-Bit-Außenadressbus hat einen physischen 1-Mb-Adressraum (2 = 1,048,576) gegeben. Dieser Adressraum wurde mittels der inneren 'Segmentation' gerichtet. Der Datenbus wurde mit dem Adressbus gleichzeitig gesandt, um ein Standard-40-Nadeln-Doppelreihenpaket zu passen. 16-Bit-Eingabe/Ausgabe-Adressen haben 64 Kilobytes des getrennten Eingabe/Ausgabe-Raums (2 = 65,536) bedeutet. Der maximale geradlinige Adressraum wurde auf 64 Kilobytes einfach beschränkt, weil innere Register nur 16 Bit breit waren. Die Programmierung von mehr als 64 Kilobytes beteiligten Grenzen, Segment-Register (sieh unten) anpassend, und ist so geblieben, bis die 80386 kompliziertere Speicherverwaltungshardware eingeführt haben.

Einige der Kontrollnadeln, die wesentliche Signale für alle Außenoperationen tragen, hatten mehr als eine Funktion abhängig davon, ob das Gerät in der Minute oder max Weise bedient wurde. Der erstere war für kleine einzelne Verarbeiter-Systeme beabsichtigt, während der Letztere für mittlere oder große Systeme mit mehr als einem Verarbeiter war.

Register und Instruktionen

Die 8086 hatten acht (mehr oder weniger allgemeine) 16-Bit-Register einschließlich des Stapel-Zeigestocks, aber des Instruktionszeigestocks, des Flagregisters und der Segment-Register ausschließend. Auf vier von ihnen, AXT, BX, CX, DX, konnte auch als doppelt so viele 8-Bit-Register zugegriffen werden (sieh Zahl), während die anderen vier, BP, SI, DI, SP, 16 Bit nur waren.

Wegen einer durch 8-Bit-Verarbeiter begeisterten Kompaktverschlüsselung waren die meisten Instruktionen ein-Adresse- oder Zweiadressoperationen, was bedeutet, dass das Ergebnis in einem der operands versorgt wurde. Am grössten Teil von einen der operands konnte im Gedächtnis sein, aber dieses Gedächtnis operand konnte auch der Bestimmungsort sein, während der andere operand, die Quelle, entweder Register oder unmittelbar sein konnte. Eine einzelne Speicherposition konnte auch häufig sowohl als die Quelle als auch als der Bestimmungsort verwendet werden, der, unter anderen Faktoren, weiter zu einer Codedichte beigetragen hat, die mit (und häufig besser vergleichbar ist als) die meisten Acht-Bit-Maschinen.

Obwohl der Grad der Allgemeinheit von den meisten Registern viel größer war als in den 8080 oder 8085, war es noch im Vergleich zum typischen zeitgenössischen Minicomputer ziemlich niedrig, und Register wurden auch manchmal implizit durch Instruktionen verwendet. Während vollkommen vernünftig, für den Zusammenbau-Programmierer, diese komplizierte Register-Zuteilung für Bearbeiter im Vergleich zu regelmäßigeren 16- und 32-Bit-Verarbeitern wie der PDP-11, VAX, 68000, usw.; andererseits, im Vergleich zum halbzeitgenössischen einfach (aber populär und allgegenwärtig) 8-Bit-Mikroprozessoren wie die 6502, 6809, oder 8085, war es bedeutsam leichter, Code für das 8086 Design zu erzeugen.

Die 8086 haben auch 64 Kilobytes von 8 Bit (oder wechselweise 32 K-Wort von 16 Bit) Eingabe/Ausgabe-Raum gezeigt. 64 Kilobytes (ein Segment) Stapel, der zu niedrigeren Adressen wächst, werden durch die Computerhardware unterstützt; 2-Byte-Wörter werden zum Stapel gestoßen, und auf die Stapel-Spitze (Boden) wird durch SS:SP hingewiesen. Es gibt 256 Unterbrechungen, die sowohl durch die Hardware als auch durch Software angerufen werden können. Die Unterbrechungen können mit dem Stapel wellig fallen, um die Rücksprungadressen zu versorgen.

Der Verarbeiter hatte einige neue Instruktionen (nicht Gegenwart in den 8080, und 8085), Stapel besser zu unterstützen, hat hohe Programmiersprachen wie Pascal und PL/M gestützt; einige der nützlicheren waren Stoß mem-op, und rösten Größe, die "Benennen-Tagung von Pascal" direkt unterstützend. (Mehrere, in die andere, wie Stoß immed und eingehen, würden in den nachfolgenden 80186, 80286, und 80386 Designs hinzugefügt.) Es hatte auch einen Mechanismus des Stapel-Anschreibers. Es gibt drei Kontrollfahnen WENN (Intrrupt Fahne) TF (Falle-Fahne) DF (Richtungsfahne).

Fahnen

8086 hat ein 16-Bit-Flagregister. Aus diesen, 9 sind aktiv, und zeigen den aktuellen Staat des Verarbeiters an. Diese sind — Tragen Fahne, Paritätsfahne, Hilfsfahne, Nullfahne, Zeichen-Fahne, Falle-Fahne, Unterbrechungsfahne, Richtungsfahne und Überschwemmungsfahne.

Segmentation

Es gibt auch vier 16-Bit-Segment-Register (sieh Zahl), die der 8086 Zentraleinheit erlauben, auf ein Megabyte des Gedächtnisses auf eine ungewöhnliche Weise zuzugreifen. Anstatt das Segment-Register mit dem Adressregister, als in den meisten Verarbeitern zu verketten, deren Adressraum ihre Register-Größe, die 8086 Verschiebungen das 16-Bit-Segment überschritten hat, das nur vier Bit vor dem Hinzufügen davon zum 16-Bit-Ausgleich (16×segment + Ausgleich) verlassen haben, deshalb äußerliche 20 Bit erzeugend (oder wirksam oder physisch) reden von den 32 Bit segment:offset Paar an. Infolgedessen kann auf jede Außenadresse durch 2 = 4096 verschiedene segment:offset Paare verwiesen werden. Die 16-Byte-Trennung zwischen Segment-Basen (wegen der 4-Bit-Verschiebung) wird einen Paragrafen genannt. Obwohl betrachtet, kompliziert und beschwerlich durch viele Programmierer ist dieses Schema auch im Vorteil; ein kleines Programm (weniger als 64 Kilobytes) kann geladen werden, an einem festen Ausgleich (solcher als 0) in seinem eigenen Segment anfangend, das Bedürfnis nach der Wiederposition, mit an den meisten 15 Bytes der Anordnungsverschwendung vermeidend.

Bearbeiter für den 8086-Familien-unterstützen allgemein zwei Typen des Zeigestocks nahe und weit. In der Nähe von Zeigestöcken sind 16-Bit-Ausgleiche, die implizit mit dem Code und/oder Datensegment des Programms vereinigt sind, und kann so nur innerhalb von Teilen eines Programms verwendet werden, das klein genug ist, um ein Segment einzufügen. Weite Zeigestöcke sind 32 Bit segment:offset Paare, die sich zu 20-Bit-Außenadressen auflösen. Einige Bearbeiter unterstützen auch riesige Zeigestöcke, die weiten Zeigestöcken ähnlich sind, außer dass die Zeigestock-Arithmetik auf einem riesigen Zeigestock es als ein geradliniger 20-Bit-Zeigestock behandelt, während sich die Zeigestock-Arithmetik auf einem weiten Zeigestock ringsherum innerhalb seines 16-Bit-Ausgleichs einhüllt, ohne den Segment-Teil der Adresse zu berühren.

Um das Bedürfnis zu vermeiden, nahe und weit auf zahlreichen Zeigestöcken, Datenstrukturen und Funktionen anzugeben, unterstützen Bearbeiter auch "Speichermodelle", die Verzug-Zeigestock-Größen angeben. Die winzigen (max 64K), klein (max 128K), kompakt (Daten> 64K), Medium (Code> 64K), groß (Code, Daten> 64K), und riesig (individuelle Reihe> 64K) Modelle bedecken praktische Kombinationen der Nähe, weit, und riesige Zeigestöcke für den Code und die Daten. Das winzige Modell bedeutet, dass Code und Daten in einem einzelnen Segment geteilt werden, gerade als in den meisten 8 Bit Verarbeiter gestützt hat und verwendet werden kann, um.com-Dateien zum Beispiel zu bauen. Vorkompilierte Bibliotheken sind häufig in mehreren für verschiedene Speichermodelle kompilierten Versionen gekommen.

Gemäß Morsezeichen u. a., die Entwerfer haben wirklich daran gedacht, eine 8-Bit-Verschiebung zu verwenden (statt 4 Bit), um einen physischen 16-Mb-Adressraum zu schaffen. Jedoch, da das Segmente gezwungen hätte, an 256-Byte-Grenzen zu beginnen, und 1 Mb sehr groß für einen Mikroprozessor 1976 betrachtet wurde, wurde die Idee abgewiesen. Außerdem gab es nicht genug Nadeln, die auf einem preisgünstigen 40-Nadeln-Paket für die zusätzlichen vier Adressbusnadeln verfügbar sind.

Im Prinzip könnte der Adressraum der x86 Reihe in späteren Verarbeitern durch die Erhöhung des Verschiebungswerts erweitert worden sein, so lange Anwendungen ihre Segmente vom Betriebssystem erhalten haben und Annahmen über die Gleichwertigkeit von verschiedenen segment:offset Paaren nicht gemacht haben. In der Praxis war der Gebrauch von "riesigen" Zeigestöcken und ähnlichen Mechanismen weit verbreitet, und das flache 32-Bit-Wenden hat möglich mit den 32-Bit-Ausgleich-Registern in den 80386 gemacht schließlich hat die beschränkte Wenden-Reihe auf eine allgemeinere Weise (sieh unten) erweitert.

Halten nach Backbord älterer Software

Kleine Programme konnten die Segmentation ignorieren und gerade das einfache 16-Bit-Wenden verwenden. Das hat 8-Bit-Software erlaubt, zu den 8086 ganz leicht getragen zu werden. Die Autoren des MS-DOS haben das ausgenutzt, indem sie eine Anwendung zur Verfügung gestellt haben, Schnittstelle Programmierend, die dem BEDIENUNGSFELD/M sowie einschließlich des einfachen.com rechtskräftigen Dateiformats sehr ähnlich ist, das zum BEDIENUNGSFELD/M identisch ist. Das war wichtig, als die 8086 und das MS-DOS neu waren, weil es vielen vorhandenes BEDIENUNGSFELD/M (und anderer) Anwendungen erlaubt hat, die schnell bereitzustellen sind, außerordentlich Annahme der neuen Plattform erleichternd.

Leistung

Obwohl teilweise shadowed durch andere Designwahlen in diesem besonderen Span der gleichzeitig gesandte Bus Leistung ein bisschen beschränkt hat; Übertragungen von 16-bit- oder 8-Bit-Mengen wurden in einem Vier-Uhren-Speicherzugriffszyklus getan (der auf 16 Bit, obwohl langsamer auf 8-Bit-Mengen, im Vergleich zu typischen zeitgenössischen "8-Bit-"-Zentraleinheiten schneller war). Als von einem bis sechs Bytes geänderte Instruktionen wurden Abruf und Ausführung gleichzeitig gemacht (weil es in heutigen x86 Verarbeitern bleibt): Die Busschnittstelle-Einheit hat den Instruktionsstrom zur Ausführungseinheit durch eine 6-Byte-Vorabruf-Warteschlange (eine Form lose verbundenen pipelining) gefüttert, Operationen auf Registern und immediates beschleunigend, während Speicheroperationen leider langsamer geworden sind; vier Jahre später wurde dieses Leistungsproblem mit den 80186 und 80286 befestigt). Jedoch, das volle (statt des teilweisen) 16-Bit-Architektur mit einer vollen Breite ALU hat bedeutet, dass arithmetische 16-Bit-Instruktionen jetzt mit einem einzelnen ALU Zyklus durchgeführt werden konnten (statt zwei, darüber tragen), solche Instruktionen beträchtlich beschleunigend. Verbunden mit orthogonalizations von Operationen gegen Operand-Typen und Wenden-Weisen, sowie andere Erhöhungen hat das die Leistungszunahme über die 8080 oder 8085 ziemlich bedeutenden trotz Fälle gemacht, wo die älteren Chips (sieh unten) schneller sein können.

</Zentrum>

• EA = Zeit, um wirksame Adresse im Intervall von 5 bis 12 Zyklen zu schätzen.
• Timings sind bester Fall, abhängig vom Vorabruf-Status, der Instruktionsanordnung und den anderen Faktoren.

Wie von diesen Tischen gesehen werden kann, waren Operationen auf Registern und immediates schnell (zwischen 2 und 4 Zyklen), während Speicher-Operand Instruktionen und Sprünge ziemlich langsam waren; Sprünge haben mehr Zyklen genommen als auf den einfachen 8080 und 8085, und die 8088 (verwendet in IBM PC) wurden durch seinen schmaleren Bus zusätzlich behindert. Die Gründe, warum der grösste Teil des Gedächtnisses Instruktionen verbunden hat, waren langsam waren dreifach:

• Lose verbundener Abruf und Ausführungseinheiten sind für den Instruktionsvorabruf, aber nicht für Sprünge und zufälligen Datenzugang (ohne spezielle Maßnahmen) effizient.
• Keine hingebungsvolle Adressberechnungsviper wurde gewährt; die Mikrocoderoutinen mussten den wichtigen ALU dafür verwenden (obwohl es ein hingebungsvolles Segment + Ausgleich-Viper gab).
• Die Adresse und Datenbusse wurden gleichzeitig gesandt, einen ein bisschen längeren (33~50 %) Buszyklus zwingend, als in typischen zeitgenössischen 8-Bit-Verarbeitern.

Jedoch wurde Speicherzugriffsverhalten mit den folgenden Generationschips von Intel drastisch erhöht. Die 80186 und 80286 sowohl hatten Adressberechnungshardware gewidmet, viele Zyklen sparend, als auch die 80286 hatten auch getrennte (gleichzeitig nichtgesandte) Adresse und Datenbusse.

Das Schwimmen des Punkts

Der 8086/8088 konnte mit einem mathematischen Coprozessor verbunden werden, um hardware/microcode-based hinzuzufügen, der Punkt-Leistung schwimmen lässt. Intel 8087 war das Standardmathecoprozessor für die 8086 und 8088, auf 80-Bit-Zahlen funktionierend. Hersteller wie Cyrix (vereinbar mit 8087) und Weitek (nicht vereinbar mit 8087) haben schließlich hohe Leistung präsentiert, die Punkt-Coprozessoren schwimmen lässt, die sich mit den 8087 sowie mit nachfolgendem, höherem leistendem Intel 80387 beworben haben.

Span-Versionen

Die Uhr-Frequenz wurde auf 5 MHz ursprünglich beschränkt (IBM PC hat 4.77 MHz, 4/3 die NTSC Standardfarbenplatzen-Frequenz verwendet), aber die letzten Versionen in HMOS wurden für 10 MHz angegeben. HMOS-III und CMOS Versionen wurden seit langem (mindestens eine Weile in die 1990er Jahre) für eingebettete Systeme verfertigt, obwohl sein Nachfolger, der 80186/80188 (der eine Peripherie auf dem Span einschließt), für den eingebetteten Gebrauch populärer gewesen ist.

Ableitungen und Klone

Vereinbar — und, in vielen Fällen, erhöht — wurden Versionen von Fujitsu, Harris/Intersil, OKI, Siemens AG, Instrumente von Texas, NEC, Mitsubishi, und AMD verfertigt. Zum Beispiel waren der NEC V20 und NEC V30 Paar Hardware, die mit den 8088 und 8086, beziehungsweise vereinbar ist, aber haben den Befehlssatz der 80186 zusammen mit einigen (aber nicht alle) der 80186 Geschwindigkeitserhöhungen vereinigt, eine Störsignal-Fähigkeit zur Verfügung stellend, sowohl Befehlssatz zu befördern als auch Geschwindigkeit ohne Hersteller bearbeitend, die ihre Designs modifizieren müssen. Solches relativ einfaches und niedrige Macht vereinbare mit 8086 Verarbeiter in CMOS werden noch in eingebetteten Systemen verwendet.

Die Elektronikindustrie der Sowjetunion ist im Stande gewesen, die 8086 sowohl durch die Industriespionage zu wiederholen als auch Technik umzukehren. Der resultierende Span, K1810BM86, war binär und mit den 8086 mit der Nadel vereinbar, aber war nicht mechanisch vereinbar, weil er metrische Maße verwendet hat.

Die 8088 und 8086 waren die jeweiligen Kerne des mit dem PC vereinbaren ES1840 sowjetischer Herstellung und der ES1841 Arbeitsflächen. Jedoch hatten diese Computer bedeutende Hardware-Unterschiede zu ihren authentischen Prototypen, und das Busschaltsystem der Daten/Adresse wurde unabhängig von Produkten von Intel entworfen. ES1841 war der erste PC vereinbarer Computer mit dem dynamischen nach Größen ordnenden Bus (die Richtigen Vereinigten Staaten. Nr. 4,831,514). Später wurden einige der ES1841 Grundsätze in PS/2 angenommen (die Richtigen Vereinigten Staaten. Nr. 5,548,786) und einige andere Maschinen (Patent-Anwendung des Vereinigten Königreichs, Veröffentlichungsno-GB 2211325, Veröffentlichter Juni. 28, 1989).

Mikrocomputer mit den 8086

• Der erste kommerzielle auf der Grundlage von den 8086 gebaute Mikrocomputer war Mycron 2000.
• Einer der einflussreichsten Mikrocomputer von allen, IBM PC, hat Intel 8088, eine Version der 8086 mit einem Acht-Bit-Datenbus (wie oben erwähnt) verwendet.
• Der erste Compaq hat Deskpro ein 8086 Laufen an 7.14 MHz verwendet,(?) aber war zu laufenden für 4.77-MHz-IBM PC XT entworfenen Zusatzfunktionskarten fähig.
• 8 MHz 8086 wurden in AT&T 6300 PC (gebaut von Olivetti), ein Bürotischmikrocomputer von IBM PC-compatible verwendet. Der M24 / PC 6300 hat IBM PC/XT vereinbare 8-Bit-Vergrößerungsablagefächer, aber einige von ihnen haben eine Eigentumserweiterung, die den vollen 16-Bit-Datenbus der 8086 Zentraleinheit (ähnlich im Konzept zu den 16-Bit-Ablagefächern von IBM PC AT, aber verschieden in den Designdetails) zur Verfügung stellt.
• Die Modelle 25 und 30 von IBM PS/2 wurden mit 8 MHz 8086 gebaut.
• Der Amstrad PC1512, PC1640, PC2086, PC3086 und PC5086 alle verwendeten 8086 Zentraleinheiten an 8 MHz.
• Der NEC PC 9801.
• Der Tandy 1000 SL-Reihe-Maschinen hat 8086 Zentraleinheiten verwendet.
• Die Textverarbeitungsmaschine von IBM Displaywriter und der Berufscomputer von Wang, der von Wang Laboratories verfertigt ist, haben auch die 8086 verwendet.
• NASA hat ursprüngliche 8086 Zentraleinheiten auf der Ausrüstung für die Boden-basierte Wartung der Raumfähre-Entdeckung bis zum Ende des Raumfähre-Programms 2011 verwendet. Diese Entscheidung wurde getroffen, um Softwarerückwärts Gehen zu verhindern, das sich aus Aufrüstung oder davon ergeben könnte, bis unvollständige Klone umzuschalten.

Siehe auch

• X86-Architektur

Zeichen und Verweisungen

Links

• Intel datasheets
• Liste von 8086 Zentraleinheiten und ihren Klonen an CPUworld.com
• 8086 Pinouts