HyperTransport (HT), früher bekannt als Lightning Data Transport (LDT), ist eine Technologie für die Verbindung von Computerverarbeitern. Es ist eine bidirektionale Reihe/parallele hohe Bandbreite, niedrige Latenz verbinden sich Punkt-zu-Punkt, der am 2. April 2001 eingeführt wurde. Das Konsortium von HyperTransport trägt für Förderung und das Entwickeln der Technologie von HyperTransport die Verantwortung.

HyperTransport ist als die Systembusarchitektur von modernen AMD in einer Prozession gehenden Haupteinheiten (Zentraleinheiten) und die verbundene Hauptplatine von Nvidia nForce chipsets am besten bekannt. HyperTransport ist auch von IBM und Apfel für die Macht Mac G5 Maschinen, sowie mehrere moderne MIPS Systeme verwendet worden.

Übersicht

Verbindungen und Raten

HyperTransport kommt in vier Versionen — 1.x, 2.0, 3.0, und 3.1 — die von 200 MHz bis 3.2 GHz laufen. Es ist auch ein DDR oder "doppelte" Rate-Datenverbindung, bedeutend, dass es Daten sowohl auf dem Steigen als auch auf den fallenden Rändern des Uhr-Signals sendet. Das berücksichtigt eine maximale Datenrate von 6400 MT/s, wenn es an 3.2 GHz läuft. Die Betriebsfrequenz wird mit der Hauptplatine chipset (die North Bridge) in der aktuellen Computerwissenschaft autoverhandelt.

HyperTransport unterstützt eine autoverhandelte Bit-Breite im Intervall von 2 bis 32 Bit pro Verbindung; es gibt zwei Einrichtungsverbindungen pro Bus von HyperTransport. Mit dem Advent der Version 3.1, mit vollen 32-Bit-Verbindungen und vollen HyperTransport die Betriebsfrequenz von 3.1 Spezifizierung verwertend, ist die theoretische Übertragungsrate 25.6 GB/s (3.2 GHz × 2 Übertragungen pro Uhr-Zyklus × 32 Bit pro Verbindung) pro Richtung, oder 51.2 GB/s haben Durchfluss angesammelt, es schneller machend als der grösste Teil vorhandenen Busstandards für PC-Arbeitsplätze und Server sowie es schneller machend, als die meisten Busstandards für die Hochleistungscomputerwissenschaft und den Netzwerkanschluss.

Verbindungen verschiedener Breiten können zusammen in einer einzelnen Anlagenkonfiguration als in einer 16-Bit-Verbindung zu einer anderen Zentraleinheit und einer 8-Bit-Verbindung zu einem peripherischen Gerät gemischt werden, das eine breitere Verbindung zwischen Zentraleinheiten und eine niedrigere Bandbreite-Verbindung zur Peripherie als passend berücksichtigt. Es unterstützt auch das Verbindungsaufspalten, wo eine einzelne 16-Bit-Verbindung in zwei 8-Bit-Verbindungen geteilt werden kann. Die Technologie hat auch normalerweise niedrigere Latenz als andere Lösungen wegen seines niedrigeren oben.

Elektrisch ist HyperTransport der Differenzialnachrichtenübermittlung der niedrigen Stromspannung (LVDS) ähnlich, die an 1.2 V funktioniert. HyperTransport 2.0 hat Postcursor-Sender deemphasis hinzugefügt. HyperTransport 3.0 hat das Kriechen und die Empfänger-Phase-Anordnung sowie den fakultativen Sender-Vorgänger deemphasis hinzugefügt.

Paket-orientiert

HyperTransport ist Paket-basiert, wo jedes Paket aus einer Reihe von 32-Bit-Wörtern unabhängig von der physischen Breite der Verbindung besteht. Das erste Wort in einem Paket enthält immer ein Befehl-Feld. Viele Pakete enthalten eine 40-Bit-Adresse. Ein zusätzliches 32-Bit-Kontrollpaket ist prepended, wenn das 64-Bit-Wenden erforderlich ist. Die Datennutzlast wird nach dem Kontrollpaket gesandt. Übertragungen werden immer zu einem Vielfache von 32 Bit unabhängig von ihrer wirklichen Länge ausgepolstert.

Pakete von HyperTransport gehen in die Verbindung in als Bitzeiten bekannten Segmenten ein. Die Zahl von erforderlichen Bitzeiten hängt von der Verbindungsbreite ab. HyperTransport unterstützt auch Systemverwaltungsnachrichtenübermittlung, Unterbrechungen Zeichen gebend, Untersuchungen zu angrenzenden Geräten oder Verarbeitern, Eingabe/Ausgabe-Transaktionen und allgemeinen Datentransaktionen ausgebend. Es gibt zwei Arten dessen schreiben unterstützte Befehle: angeschlagen und nichtangeschlagen. Angeschlagen schreibt verlangen keine Antwort vom Ziel. Das wird gewöhnlich für hohe Bandbreite-Geräte wie gleichförmiger Speicherzugriffsverkehr oder direkte Speicherzugriffsübertragungen verwendet. Nichtangeschlagen schreibt verlangen eine Antwort vom Empfänger in der Form eines "Ziels getane" Antwort. Liest auch verlangen eine Antwort, die gelesenen Daten enthaltend. HyperTransport unterstützt den PCI Verbraucher/Erzeuger, der Modell bestellt.

Macht-geführt

HyperTransport erleichtert auch Macht-Management, weil es mit der Fortgeschrittenen Konfigurations- und Macht-Schnittstelle-Spezifizierung entgegenkommend ist. Das bedeutet, dass Änderungen in Verarbeiter-Schlaf-Staaten (C Staaten) Änderungen in Gerät-Staaten (D Staaten) Zeichen geben können, z.B von Platten rasend, wenn die Zentraleinheit schlafen geht. HyperTransport 3.0 zusätzliche weitere Fähigkeiten, einem zentralisierten Macht-Verwaltungskontrolleur zu erlauben, Macht-Verwaltungspolicen durchzuführen.

Anwendungen

Vorderseite-Busersatz

Der primäre Gebrauch für HyperTransport soll den Vorderseite-Bus ersetzen, der für jeden Typ der Maschine zurzeit verschieden ist. Zum Beispiel kann ein Pentium nicht in einen PCI-Schnellzug-Bus eingesteckt werden. Um das System auszubreiten, muss der Eigentumsvorderseite-Bus durch Adapter für die verschiedenen Standardbusse, wie AGP oder PCI-Schnellzug in Verbindung stehen. Diese werden normalerweise in die jeweiligen Kontrolleur-Funktionen, nämlich der northbridge und southbridge eingeschlossen.

Im Gegensatz ist HyperTransport eine offene Spezifizierung, die von einem Mehrfirmenkonsortium veröffentlicht ist. Ein einzelner Adapter-Span von HyperTransport wird mit einem breiten Spektrum von ermöglichten Mikroprozessoren von HyperTransport arbeiten. Zum Beispiel kann Broadcom HT-1000 und HT-2000 Server-Kontrolleur-Geräte mit ermöglichten Mikroprozessoren vieler verschiedener HyperTransport arbeiten.

AMD verwendet HyperTransport, um den Vorderseite-Bus in ihrem Opteron, Athlon 64, Sempron 64, Turion 64, Phenom, Phenom II und FX Familien von Mikroprozessoren zu ersetzen.

Mehrverarbeiter-Verbindung

Ein anderer Gebrauch für HyperTransport ist als eine Verbindung für NUMA Mehrverarbeiter-Computer. AMD verwendet HyperTransport mit einer Eigentumskohärenz-Erweiterung des geheimen Lagers, weil ein Teil ihres Direkten Architektur in ihrem Opteron und Athlon 64 FX (Architektur von Dual Socket Direct Connect (DSDC)) Linie von Verarbeitern Verbindet. Die HORUS-Verbindung von Newisys erweitert dieses Konzept zu größeren Trauben. Das Wasser-Gerät von 3Leaf Systeme virtualizes und Verbindungszentraleinheiten, Gedächtnis und Eingabe/Ausgabe.

Router oder Schalter-Busersatz

HyperTransport kann auch als ein Bus in Routern und Schaltern verwendet werden. Router und Schalter haben vielfache Netzschnittstellen, und müssen Daten zwischen diesen so schnell wie möglichen Häfen nachschicken. Zum Beispiel, ein vier-Häfen-, braucht 1000 Mbit/s Ethernet Router maximale 8000 Mbit/s der inneren Bandbreite (1000 Mbit/s × 4 Häfen × 2 Richtungen) — HyperTransport überschreitet außerordentlich die Bandbreite, die diese Anwendung verlangt. Jedoch würden 4 + 1 Hafen-10-GB-Router 100 Gbit/s der inneren Bandbreite verlangen. Tragen Sie dazu 802.11ac 8 Antennen und WiGig bei, mit dem 60 GHz Standard (802.11ad) und HyperTransport mehr ausführbar (überall zwischen 20 bis 24 Gassen wird, die für die erforderliche Bandbreite verwendet sind).

Coprozessor-Verbindung

Das Problem der Latenz und Bandbreite zwischen Zentraleinheiten und Coprozessoren ist gewöhnlich der Hauptstolperstein für ihre praktische Durchführung gewesen. Kürzlich sind Coprozessoren wie FPGAs erschienen, der auf den Bus von HyperTransport zugreifen und erstklassige Bürger auf der Hauptplatine werden kann. Aktuelle Generation FPGAs sowohl von Hauptherstellern (Altera als auch von Xilinx) unterstützt direkt die Schnittstelle von HyperTransport, und hat IP verfügbare Kerne. Gesellschaften wie XtremeData, Inc. und DRC nehmen diese FPGAs (Xilinx im Fall von DRC) und schaffen ein Modul, das FPGAs erlaubt, direkt in die Steckdose von Opteron zuzustopfen.

AMD hat eine Initiative genannt Torrenza am 21. September 2006 angefangen, um weiter den Gebrauch von HyperTransport für Einfügefunktionskarten und Coprozessoren zu fördern. Diese Initiative hat ihre "Steckdose F" zu Einfügefunktionsausschüssen wie diejenigen von XtremeData und DRC geöffnet.

Erweiterungskarte-Stecker (HTX und HTX3)

Eine Stecker-Spezifizierung, die einem Ablagefach-basierten peripherischen erlaubt, Direktanschluss zu einem Mikroprozessor mit einer Schnittstelle von HyperTransport zu haben, wurde vom Konsortium von HyperTransport veröffentlicht. Es ist als Vergrößerung von HyperTransport (HTX) bekannt. Mit einem rotieren gelassenen Beispiel desselben mechanischen Steckers wie ein 16-spuriges PCI-ausdrückliches Ablagefach (plus ein x1 Stecker für Macht-Nadeln) erlaubt HTX Entwicklung von Einfügefunktionskarten, die direkten Zugang zu einer Zentraleinheit und DMA zum System-RAM unterstützen. Die anfängliche Karte für dieses Ablagefach war QLogic InfiniPath InfiniBand HCA. IBM und HP, unter anderen, haben HTX entgegenkommende Systeme veröffentlicht.

Der ursprüngliche HTX Standard wird auf 16 Bit und 800 MHz beschränkt.

Im August 2008 hat das Konsortium von HyperTransport HTX3 veröffentlicht, der die Uhr-Rate von HTX zu 2.6 GHz erweitert (5.2 GT/s, 10.7 GTi, 5.2 echte GHz Datenrate, editieren 3 MT/s Rate), und behält umgekehrt Vereinbarkeit.

Prüfung

Der "DUT"-Teststecker wird definiert, um standardisierte Funktionsprüfungssystemverbindung zu ermöglichen.

Durchführungen

• AMD AMD64 und Direkt stehen In Verbindung Architektur hat Zentraleinheiten gestützt
• SiByte MIPS ZE von Broadcom
• PMC-Sierra RM9000X2 MIPS Zentraleinheit
• Faden-Verarbeiter von Raza
• Loongson-3 MIPS Verarbeiter
• ht_tunnel aus dem Projekt von OpenCores (MPL Lizenz)
• ATI Radeon Xpress 200 für den AMD Verarbeiter
• Nvidia nForce chipsets
• NForce-Fachmann MCPs (Medien und Nachrichtenverarbeiter)
• nForce 4 Reihen
• nForce 500 Reihen
• nForce 600 Reihen
• nForce 700 Reihen
• ServerWorks (jetzt Broadcom) HyperTransport SystemI/O Kontrolleure
• HT-2000
• HT-2100
• IBM CPC925 und CPC945 PowerPC 970 northbridges, als co-designed und verwendet durch den Apfel in der Macht Mac G5
• Mehrere offene Quellkerne vom Zentrum von HyperTransport der Vorzüglichkeit

Frequenzspezifizierungen

• AMD Athlon 64, Athlon 64 FX, Athlon 64 X2, Athlon X2, Athlon II, Phenom, Phenom II, Sempron, Reihe von Turion und späterer Gebrauch eine 16-Bit-Verbindung von HyperTransport. AMD Athlon64 FX (1207), Opteron verwenden bis zu drei 16-Bit-Verbindungen von HyperTransport. Allgemeine Uhr-Quoten für diese Verarbeiter-Verbindungen sind 800 MHz bis 1 GHz (ältere einzelne und Vielsteckdose-Systeme auf 754/939/940-Verbindungen) und 1.6 GHz zu 2.0 GHz (neuere einzelne Steckdose-Systeme auf AM2 +/AM3 Verbindungen - der grösste Teil neueren ZE-Verwendens 2.0Ghz). Während HyperTransport selbst zu 32-Bit-Breite-Verbindungen fähig ist, wird diese Breite durch keine AMD Verarbeiter zurzeit verwertet. Ein chipsets, obwohl die durch die Verarbeiter verwendete 16-Bit-Breite nicht sogar verwerten. Diejenigen schließen Nvidia nForce3 150, nForce3 Pro 150, und der ULi M1689 ein — die 16-Bit-HyperTransport verwenden, stromabwärts verbinden, aber beschränken HyperTransport stromaufwärts verbinden sich zu 8 Bit.

Name

Es hat etwas Marktverwirrung zwischen dem Gebrauch von HT gegeben, der sich auf HyperTransport und dem späteren Gebrauch von HT bezieht, um sich auf die Hypereinfädelnde Eigenschaft von Intel auf einem Pentium 4-basiert und die neueren Mikroprozessoren von Nehalem und Westmere-based Intel Core zu beziehen. Das Hypereinfädeln ist als Hyper-Threading Technology (HTT) oder HT Technologie offiziell bekannt. Wegen dieses Potenzials für die Verwirrung verwendet das Konsortium von HyperTransport immer die geschriebene Form: "Hypertransport".

Siehe auch

• Elastischer Schnittstelle-Bus
• Faser-Kanal
• Vorderseitenbus
• Intel QuickPath Interconnect
• Liste der Gerät-Bandbreite
• PCI Schnellzug
• RapidIO

Links

• Konsortium von HyperTransport Haus-
• Technologieseite
• Technische Spezifizierungen
• Zentrum der Vorzüglichkeit für HyperTransport