iWarp war eine experimentelle parallele Supercomputerarchitektur entwickelt als ein gemeinsames Projekt durch die Universität von Intel und Carnegie Mellon. Das Projekt hat 1988 als ein Anschluß-zum vorherigen VERZIEHEN-Forschungsprojekt von CMU angefangen, um Gebäude eines kompletten Parallele schätzenden "Knotens" in einem einzelnen Mikroprozessor zu erforschen, der mit dem Gedächtnis und den Kommunikationsverbindungen abgeschlossen ist. In dieser Beziehung ist der iWarp dem INMOS transputer und nCUBE sehr ähnlich.

Intel hat iWarp 1989 bekannt gegeben. Der erste iWarp Prototyp wurde an Carnegie Mellon im Sommer 1990 geliefert, und im Fall haben sie die ersten 64-Zellen-Produktionssysteme erhalten, die von zwei mehr 1991 gefolgt sind. Mit der Entwicklung von Intel Supercomputing Systems Division im Sommer 1992 wurde der iWarp ins iPSC Erzeugnis verschmolzen. Intel hat iWarp als ein Produkt behalten, aber hat aktiv Marketing es aufgehört.

Jede iWarp Zentraleinheit hat einen 32-Bit-ALU mit einem 64-Bit-FPU eingeschlossen, der an 20 MHz läuft. Es war rein Skalar und hat eine Instruktion pro Zyklus vollendet, so war die Leistung 20 MIPS oder 20 Megamisserfolge für die einfache Präzision und 10 MFLOPS für den doppelten. Die Kommunikationen wurden durch eine getrennte Einheit auf der Zentraleinheit behandelt, die vier Serienkanäle an 40 MB/s gesteuert hat, und Netzwerkanschlussunterstützung in die Hardware eingeschlossen hat, die bis zu 20 virtuelle Kanäle (ähnlich dem System berücksichtigt hat, das zum INMOS T9000 hinzugefügt ist).

IWarp-Verarbeiter wurden auf Ausschüsse zusammen mit dem Gedächtnis verbunden, aber verschieden von anderen Systemen hat Intel schneller, aber teurerer, Statischer RAM für den Gebrauch auf dem iWarp gewählt. Ausschüsse haben normalerweise vier Zentraleinheiten und überall von 512 Kilobytes bis 4 Mb von SRAM eingeschlossen.

Ein anderer Unterschied im iWarp war, dass die Systeme zusammen als ein n durch M Ring statt des allgemeineren Hyperwürfels verbunden wurden. Ein typisches System hat 64 Zentraleinheiten verbunden als 8×8 Ring eingeschlossen, der 1.2 Gigaflops-Spitze liefern konnte.

George Cox war der Leitungsarchitekt des IWarp-Projektes. Steven McGeady (später ein Vizepräsident von Intel und Zeuge im Microsoft Kartellfall) hat eine innovative Entwicklungsumgebung geschrieben, die Software erlaubt hat, für die Reihe geschrieben zu werden, bevor es vollendet wurde. Jeder Knoten der Reihe wurde durch einen verschiedenen Sonne-Arbeitsplatz auf einem LAN mit dem einzigartigen über Steckdosen vorgetäuschten Zwischenknotennachrichtenprotokoll des iWarp vertreten. Verschieden vom Simulator des Span-Niveaus, der keine Mehrknotenreihe vortäuschen konnte, und der sehr langsam gelaufen ist, hat diese Umgebung eingehender Entwicklung der Reihe-Software erlaubt zu beginnen.

Der Produktionsbearbeiter für iWarp war ein Bearbeiter von C und Fortran, der auf AT&T pcc Bearbeiter für UNIX gestützt ist, der laut des Vertrags für Intel getragen ist, und hat dann umfassend modifiziert und hat sich durch Intel ausgestreckt.

Referenzen

Siehe auch

• INMOS transputer
• nCUBE
• Systolic ordnen
• VERZIEHEN (systolic Reihe)

Links

• IWarp-Projekt an CMU